



矽杰微电子  
XIJIE MICROELECTRONICS

# XC8FT8463 用户手册

8 位 Flash 微控制器

Ver 1.3

## 免责声明

无锡矽杰微电子有限公司(简称:无锡矽杰微)保留关于该规格书中产品的可靠性、功能和设计方面的改进作进一步说明的权利。由于使用本用户手册中的信息或内容而导致的直接,间接,特别附带结果的损害,无锡矽杰微没有义务负责。本用户手册中提到的其应用仅仅是用来做说明,本公司不保证这些应用没有更深入的测试就能适用。本规格书中提到的软件(如果有),都是依据授权或保密合约所合法提供的,并且只能在这些合约的许可条件下使用或者复制。无锡矽杰微的产品不是专门设计来应用于生命维持的用具,装置或者系统。无锡矽杰微的产品不支持而且禁止在这些方面的应用。本用户手册内容如有变动恕不另作通知,具体更新信息,请参考公司官方网站 [www.xjmcu.com](http://www.xjmcu.com)。



## 修改记录说明

版本号	修改说明	备注
V1.0	发布初稿	
V1.1	添加 RTC 描述和 EEPROM 描述	
V1.2	添加通讯的操作流程描述	
V1.3	修改部分寄存器默认值；添加外设操作实例；修改访问周期部分	



## 目 录

1. 芯片简介 .....	10
1.1 功能特性 .....	10
1.2 引脚分配 .....	11
1.3 引脚描述 .....	13
1.4 系统框图 .....	17
2. 存储器结构 .....	18
2.1 程序存储区 .....	18
2.2 数据存储区结构 .....	19
2.3 FLASH 和 SRAM 结构 .....	20
2.4 寄存器映射 .....	20
3. 功能描述 .....	22
3.1 SFR 空间寄存器 .....	22
3.1.1 SFR~0x80/PO_DR (端口 0 数据寄存器) .....	22
3.1.2 SFR~0x81/SP (堆栈指针) .....	22
3.1.3 SFR~0x82/DPL0 (DPTR0 寄存器的低 8bit) .....	22
3.1.4 SFR~0x83/DPH0 (DPTR0 寄存器的高 8bit) .....	22
3.1.5 SFR~0x84/DPL1 (DPTR1 寄存器的低 8bit) .....	23
3.1.6 SFR~0x85/DPH1 (DPTR1 寄存器的高 8bit) .....	23
3.1.7 SFR~0x86/DPS (DPTR0/DPTR1 选择寄存器) .....	23
3.1.8 SFR~0x87/PCON (Power Saving Modes 节能模式控制) .....	23
3.1.9 SFR~0x88/TMOD (Timer0/1 控制寄存器) .....	24
3.1.10 SFR~0x89/TCON (Timer0/1 工作模式配置寄存器) .....	25
3.1.11 SFR~0x8A/TL0 (Timer0 计数值低 8 位) .....	26
3.1.12 SFR~0x8B/TH0 (Timer0 计数值高 8 位) .....	26
3.1.13 SFR~0x8C/TL1 (Timer1 计数值低 8 位) .....	26
3.1.14 SFR~0x8D/TH1 (Timer1 计数值高 8 位) .....	26
3.1.15 SFR~0x8E/CKCON (时钟控制寄存器) .....	27
3.1.16 SFR~0x90/P1_DR (端口 1 数据寄存器) .....	27
3.1.17 SFR~0x91/SCR_CFG (系统配置寄存器) .....	27
3.1.18 SFR~0x92/SCR_SLEEP (睡眠寄存器) .....	28
3.1.19 SFR~0x94/CLK_CR (系统时钟控制寄存器) .....	28
3.1.20 SFR~0x95/PCLK_CR (外设时钟控制寄存器) .....	29
3.1.21 SFR~0x96/PCLK_DIV12 (VC1、VC2 时钟控制寄存器) .....	30
3.1.22 SFR~0x97/PCLK_DIV3 (VC3 时钟控制寄存器) .....	30
3.1.23 SFR~0x98/SCON0 (串口 0 控制寄存器) .....	31
3.1.24 SFR~0x99/SBUF0 (串口 0 数据缓存寄存器) .....	32
3.1.25 SFR~0x9A/SCON1 (串口 1 控制寄存器) .....	32
3.1.26 SFR~0x9B/SBUF1 (串口 1 数据缓存寄存器) .....	33
3.1.27 SFR~0xA0/P2_DR (端口 2 数据寄存器) .....	33
3.1.28 SFR~0xA1/I2C_ADDR (I2C 从机地址寄存器) .....	33
3.1.29 SFR~0xA2/I2C_CR (I2C 控制寄存器) .....	34
3.1.30 SFR~0xA3/I2C_STAT (I2C 状态寄存器) .....	34



3.1.31 SFR~0xA4/I2C_DR (I2C 数据寄存器)	35
3.1.32 SFR~0xA5/I2C_MCR (I2C 主机控制寄存器)	36
3.1.33 SFR~0xA8/IE (系统中断使能寄存器)	36
3.1.34 SFR~0xB0/P3_DR (端口 3 数据寄存器)	36
3.1.35 SFR~0xB8/IP (中断优先级配置寄存器 0)	37
3.1.36 SFR~0xB9/IP1 (中断优先级配置寄存器 1)	38
3.1.37 SFR~0xBA/IP2 (中断优先级配置寄存器 2)	39
3.1.38 SFR~0xC8/T2CON (Timer2 控制寄存器)	39
3.1.39 SFR~0xCA/RCAP2L (Timer2 捕获/重装值低 8 位)	40
3.1.40 SFR~0xCB/RCAP2H (Timer2 捕获/重装值高 8 位)	40
3.1.41 SFR~0xCC/TL2 (Timer2 计数值低 8 位)	40
3.1.42 SFR~0xCD/TH2 (Timer2 计数值高 8 位)	41
3.1.43 SFR~0xD0/PSW (程序状态字寄存器)	41
3.1.44 SFR~0xD1/PWM_CFG (PWM 设置寄存器)	41
3.1.45 SFR~0xD2/PWM_CON (PWM 控制寄存器)	42
3.1.46 SFR~0xD3/PWM_PRD (PWM 周期设置寄存器)	42
3.1.47 SFR~0xD4/PWM_CR1 (PWM 周期占空比设置寄存器)	43
3.1.48 SFR~0xD5/PWM_CR2 (PWM 占空比设置寄存器)	43
3.1.49 SFR~0xD6/PWM_DUTY_0 (PWM0 占空比设置寄存器)	44
3.1.50 SFR~0xD7/PWM_DUTY_1 (PWM1 占空比设置寄存器)	44
3.1.51 SFR~0xDA/PWM_DUTY_2 (PWM2 占空比设置寄存器)	44
3.1.52 SFR~0xDB/PWM_DUTY_3 (PWM3 占空比设置寄存器)	44
3.1.53 SFR~0xDC/PWM_DUTY_4 (PWM4 占空比设置寄存器)	45
3.1.54 SFR~0xDD/PWM_DUTY_5 (PWM5 占空比设置寄存器)	45
3.1.55 SFR~0xDE/PWM_DF (PWM 死区周期配置寄存器)	45
3.1.56 SFR~0xDF/PWM_BRAKE (PWM 刹车控制配置寄存器)	45
3.1.57 SFR~0xE0/ACC (累加寄存器)	46
3.1.58 SFR~0xE6/ADC_COMPL (ADC 比较值低 4 位)	47
3.1.59 SFR~0xE7/ADC_COMPH (ADC 比较值高 8 位)	47
3.1.60 SFR~0xE8/ADC_CRO (ADC 转换控制寄存器 0)	47
3.1.61 SFR~0xE9/ADC_CR1 (ADC 转换控制寄存器 1)	48
默认值: 001	49
3.1.62 SFR~0xEA/ADC_CR2 (ADC 转换控制寄存器 2)	49
3.1.63 SFR~0xEB/ADC_CHSEL (ADC 模拟量输入通道选择寄存器)	49
3.1.64 SFR~0xEC/ADC_CON (ADC 配置寄存器)	50
3.1.65 SFR~0xED/ADC_DLY (ADC 触发延迟配置寄存器)	51
3.1.66 SFR~0xEE/ADC_RES_L (ADC 转换结果低位寄存器)	51
3.1.67 SFR~0xEF/ADC_RES_H (ADC 转换结果高位寄存器)	51
3.1.68 SFR~0xF0/B (B 寄存器)	51
3.1.69 SFR~0xF1/SPI_ICR (SPI 中断控制寄存器)	52
3.1.70 SFR~0xF2/SPI_DR (SPI 数据寄存器)	52
3.1.71 SFR~0xF3/SPI_CR (SPI 控制寄存器)	53
3.1.72 SFR~0xF4/SPI_STAT (SPI 状态寄存器)	53
3.1.73 SFR~0xF5/SPI_CLK_CR (SPI 突发控制寄存器)	54



3.1.74	SFR~0xF6/SPI_WRADDR (SPI 突发地址寄存器)	55
3.1.75	SFR~0xF8/SLPTIM_CR (睡眠计数器控制寄存器)	55
3.1.76	SFR~0xF9/SLPTIM_SR (睡眠计数状态寄存器)	56
3.1.77	SFR~0xFA/SLPTIM_CLR (看门狗清除寄存器)	56
3.1.78	SFR~0xFB/SLPTIM_WDT (看门狗计数器状态)	56
3.1.79	SFR~0xFE/SLPTIM_PRDR_L (睡眠计数器计数值低 8 位)	57
3.1.80	SFR~0xFF/SLPTIM_PRDR_H (睡眠计数器计数值高 3 位)	57
3.2	XDATA 空间寄存器	58
3.2.1	XDATA~0xFF00/FLASH_CR (FLASH 控制寄存器)	58
3.2.2	XDATA~0xFF01/FLASH_CFG (FLASH 配置寄存器)	59
3.2.3	XDATA~0xFF02/FLASH_KEY (FLASH key 寄存器)	60
3.2.4	XDATA~0xFF03/FLASH_ADL (FLASH 编程地址低 8 位)	61
3.2.5	XDATA~0xFF04/FLASH_ADH (FLASH 编程地址高 6 位)	61
3.2.6	XDATA~0xFF05/FLASH_PBUFL (FLASH 编程缓存地址低 8 位)	61
3.2.7	XDATA~0xFF06/FLASH_PBUFH (FLASH 编程缓存地址高 2 位)	61
3.2.8	XDATA~0xFF07/FLASH_DR (FLASH 读数据寄存器)	62
3.2.9	XDATA~0xFF08/PT_AFR (外设管脚位置使能配置寄存器 0)	62
3.2.10	XDATA~0xFF09/PT_AFR1 (外设管脚位置使能配置寄存器 1)	63
3.2.11	XDATA~0xFF10/P0_FLAG (端口 0 中断标志位)	64
3.2.12	XDATA~0xFF11/P0_GE (端口 0 数字复用使能寄存器)	64
3.2.13	XDATA~0xFF12/P0_PU (端口 0 上拉控制寄存器)	64
3.2.14	XDATA~0xFF15/P0_IE (端口 0 中断使能寄存器)	64
3.2.15	XDATA~0xFF16/P0_IC0 (端口 0 中断控制 0 位)	65
3.2.16	XDATA~0xFF17/P0_IC1 (端口 0 中断控制 1 位)	65
3.2.17	XDATA~0xFF18/P1_FLAG (端口 1 中断标志位)	65
3.2.18	XDATA~0xFF19/P1_GE (端口 1 数字复用使能寄存器)	66
3.2.19	XDATA~0xFF1A/P1_PU (端口 1 上拉控制寄存器)	66
3.2.20	XDATA~0xFF1D/P1_IE (端口 1 中断使能寄存器)	66
3.2.21	XDATA~0xFF1E/P1_IC0 (端口 1 中断控制 0 位)	66
3.2.22	XDATA~0xFF1F/P1_IC1 (端口 1 中断控制 1 位)	67
3.2.23	XDATA~0xFF20/P2_FLAG (端口 2 中断标志位)	67
3.2.24	XDATA~0xFF21/P2_GE (端口 2 数字复用使能寄存器)	67
3.2.25	XDATA~0xFF22/P2_PU (端口 2 上拉控制寄存器)	68
3.2.26	XDATA~0xFF25/P2_IE (端口 2 中断使能寄存器)	68
3.2.27	XDATA~0xFF26/P2_IC0 (端口 2 中断控制 0 位)	68
3.2.28	XDATA~0xFF27/P2_IC1 (端口 2 中断控制 1 位)	68
3.2.29	XDATA~0xFF28/P3_FLAG (端口 3 中断标志位)	69
3.2.30	XDATA~0xFF2D/P3_IE (端口 3 中断使能寄存器)	69
3.2.31	XDATA~0xFF2E/P3_IC0 (端口 3 中断控制 0 位)	69
3.2.32	XDATA~0xFF2F/P3_IC1 (端口 3 中断控制 1 位)	70
3.2.33	XDATA~0xFF40/P0_DM0 (P0 模式控制寄存器 0)	70
3.2.34	XDATA~0xFF41/P0_DM1 (P0 模式控制寄存器 1)	70
3.2.35	XDATA~0xFF42/P0_DM2 (P0 模式控制寄存器 2)	70
3.2.36	XDATA~0xFF48/P1_DM0 (P1 模式控制寄存器 0)	71



3.2.37	XDATA~0xFF49/P1_DM1 (P1 模式控制寄存器 1)	71
3.2.38	XDATA~0xFF4A/P1_DM2 (P1 模式控制寄存器 2)	71
3.2.39	XDATA~0xFF50/P2_DM0 (P2 模式控制寄存器 0)	71
3.2.40	XDATA~0xFF51/P2_DM1 (P2 模式控制寄存器 1)	72
3.2.41	XDATA~0xFF52/P2_DM2 (P2 模式控制寄存器 2)	72
3.2.42	XDATA~0xFF58/P3_DM0 (P3 模式控制寄存器 0)	72
3.2.43	XDATA~0xFF59/P3_DM1 (P3 模式控制寄存器 1)	72
3.2.44	XDATA~0xFF5A/P3_DM2 (P3 模式控制寄存器 2)	73
3.2.45	XADTA~0xFF80/BG_CR (BANDGAP 使能寄存器)	73
3.2.46	XADTA~0xFF85/BORLVD_CR (BORLVD 控制寄存器)	73
3.2.47	XADTA~0xFF86/BORLVD_STAT (BORLVD 状态寄存器)	74
3.2.48	XADTA~0xFF88/IMO_CR (IMO 控制寄存器)	74
3.2.49	XADTA~0xFF8D/XTAL_CR (XTAL 控制寄存器)	76
3.2.50	XADTA~0xFF8F/PT_DIG_TEST (数字测试总线控制寄存器)	77
3.2.51	XADTA~0xFFA0/DISP_CR (LCD 功能配置寄存器)	77
3.2.52	XADTA~0xFFA1/DISP_VAL (LCD 功能 COM 口开关配置寄存器)	77
3.2.53	XADTA~0xFFB0/CHKSUM_CR (CHKSUM 控制寄存器)	78
3.2.54	XADTA~0xFFB1/CHKSUMH (CHKSUM 结果寄存器高 8 位)	78
3.2.55	XADTA~0xFFB2/CHKSUML (CHKSUM 结果寄存器低 8 位)	78
3.3	GPIO	79
3.3.1	结构框图	79
3.3.2	配置 GPIO 口	79
3.3.3	读-修改-写 指令	81
3.3.4	GPIO 中断	81
3.3.5	引脚复用	82
3.3.6	配置流程	82
3.3.7	GPIO 操作实例	82
3.4	CPU	84
3.5	中断控制器	85
3.5.1	中断优先级	85
3.5.2	中断向量表	86
3.5.3	外部中断	87
3.5.4	中断配置流程	87
3.5.5	外部中断操作实例	87
3.6	FLASH 控制器	88
3.6.1	FLASH 控制器概述	88
3.6.2	CHECKSUM	88
3.6.3	存储器特性	89
3.6.3.1	FLASH 和 64 字节信息区存储器特性	89
3.6.3.2	EEPROM 存储器特性	89
3.6.3.3	EEPROM 操作步骤	89
3.7	时钟控制	91
3.7.1	概述	91
3.7.2	时钟结构框图	91



3.7.3 时钟信号说明	92
3.7.4 CLK 时钟源	92
3.7.4.1 内部时钟	92
3.7.4.2 外部引脚时钟	93
3.7.4.3 外部晶体振荡器	93
3.7.5 时钟切换	93
3.8 复位	94
3.8.1 上电复位	94
3.8.2 外部引脚复位	95
3.8.3 看门狗定时器复位	96
3.8.4 软复位	97
3.9 省电模式	97
3.9.1 概述	97
3.9.2 睡眠模式	98
3.9.3 深度睡眠模式	98
3.9.3.1 深度睡眠模式唤醒	98
3.10 TIMER	100
3.10.1 Timer0 与 Timer1	100
3.10.1.1 模式 0: 13 位定时器/计数器	100
3.10.1.2 模式 1: 16 位定时器/计数器	100
3.10.1.3 模式 2: 8 位自动重载定时器/计数器	101
3.10.1.4 模式 3: 2 个 8 位定时器/计数器 (仅 Timer0)	101
3.10.2 Timer2	102
3.10.2.1 16 位带捕获功能的定时器/计数器	102
3.10.2.2 16 位自动重载的定时器/计数器	102
3.10.2.3 波特率生成器	102
3.10.3 TIM 配置流程	103
3.10.4 TIMER 操作实例	103
3.10.5 RTC	104
3.10.5.1 RTC 描述	104
3.10.5.2 RTC 使用步骤	104
3.11 PWM	105
3.11.1 概述	105
3.11.1.1 工作波形	105
3.11.2 功能说明	105
3.11.3 PWM 配置流程	106
3.11.4 PWM 操作实例	106
3.11.5	107
3.12 LCD	108
3.12.1 LCD 配置流程	108
3.13 ADC	109
3.13.1 概述	109
3.13.2 结构框图	109
3.13.3 ADC 转换时序	109



3.13.4	ADC 配置流程	110
3.13.5	ADC 操作实例	110
3.14	UART0/1	111
3.14.1	概述	111
3.14.2	功能描述	112
3.14.2.1	模式 0	112
3.14.2.2	模式 1	112
3.14.2.3	模式 3	116
3.14.2.4	多处理器通信	116
3.14.3	UART 配置流程	116
3.14.4	UART 操作实例	117
3.15	SPI	119
3.15.1	操作说明	119
3.15.1.1	SPI 主机	119
3.15.1.2	SPI 从机	119
3.15.1.3	RZ 码调制功能	120
3.15.2	SPI 配置流程	120
3.15.3	SPI 操作实例	120
3.16	I2C	122
3.16.1	结构框图	122
3.16.2	中断	122
3.16.3	波特率设置	123
3.16.4	应用描述	123
3.16.4.1	基本数据传输方式	123
3.16.4.2	从模式 (slave)	123
3.16.4.3	主模式	124
3.16.5	I2C 配置流程	126
3.16.6	I2C 操作实例	126
4.	电气特性	127
4.1	绝对最大额定值	127
4.1.1	电压参数	127
4.1.2	电流参数	127
4.1.3	温度参数	127
4.2	工作条件	128
4.2.1	芯片使用工作条件	128
4.2.2	上下电的工作条件	128
4.3	电源功耗特性	129
4.3.1	VDD=5V 工作模式下芯片的总工作电流	129
4.3.2	VDD=3.3V 工作模式下芯片的总工作电流	129
4.3.3	VDD=5V SLEEP 模式下芯片的总工作电流	129
4.3.4	VDD=3.3V SLEEP 模式下芯片的总工作电流	129
4.3.5	VDD=5V SLEEP 模式下芯片的总工作电流	130
4.3.6	VDD=5V DEEPSLEEP 模式下芯片的总工作电流	130
4.3.7	VDD=3.3V DEEPSLEEP 模式下芯片的总工作电流	130





4.3.8 DEEPSLEEP 唤醒时间 .....	130
4.3.9 外设电流 .....	130
4.4 外部时钟源特性 .....	131
4.4.1 外部时钟特性 .....	131
4.4.2 仿真模型 .....	131
4.5 内部时钟源特性 .....	132
4.5.1 内部主时钟 .....	132
4.5.2 内部低速时钟 .....	132
4.6 I/O 引脚特性 .....	133
4.6.1 I/O 静态参数 .....	133
4.6.2 输出驱动电流 .....	133
4.7 ADC 特性 .....	134
4.8 LCD 特性 .....	134
4.9 CSD 触摸特性 .....	134
4.10 EMC 特性 .....	135
4.10.1 EMS .....	135
4.10.2 EMI .....	135
4.10.3 ESD .....	135
4.10.4 LU .....	135
<b>5. 封装信息 .....</b>	<b>136</b>
5.1 SOP28 .....	136
5.2 TSSOP28 .....	136
5.3 SOP20 .....	137
5.4 TSSOP20 .....	137
5.5 SOP16 .....	138



## 1. 芯片简介

### 1.1 功能特性

#### 内核:

- 超高速 8051 内核(1T)
- 指令周期可配:
  - 2.6MHz, VDD $\geq$ 2.4V
  - 8MHz, VDD $\geq$ 4.5V

工作电压: 2.4V~5.5V

工作温度: -40°C~85°C

FLASH ROM: 16K 字节 FLASH ROM(擦写次数 1000 次)

EEPROM: 128 字节(擦写次数 10000 次)

SRAM: 1K 字节 SRAM

#### 时钟:

- 内部 24MHz RC 振荡器(可微调)
  - 误差 $\pm$ 2%(-40°C~85°C)
  - 误差 $\pm$ 1%(25°C~65°C, 2.5V~5.5V)
- 内部 32KHz 低速 RC 振荡器(误差 $\pm$ 10%)
- 外部 16M 时钟和 32.768K 晶振

#### 复位:

- 上电复位
- 欠压复位(2.25V、2.5V、2.8V、3.6V、4.2V)
- 看门狗溢出复位

低电压检测:LVD 共 5 级(2.3V、2.7V、3.0V、3.8V、4.5V)

#### 中断(INT):

- Timer0、Timer1、Timer2、SCM、VC3、WDT、PWM、CSD、ADC、UART0~1、SPI、I2C、LVD、P0~P3 共 18 个中断源, 全部 GPIO 可设上升沿、下降沿、双边沿、低电平中断

#### 数字外设:

- 3 个 16 位高级定时器, 支持 6 路 PWM 输出功能

- 支持捕获和刹车功能

- 支持周期中断和占空比中断

- 1 个 16 位看门狗定时器
- 2 路 UART(支持全双工和半双工)
- 1 路 SPI
- 1 路 I2C: 支持主机模式和从机模式
  - 速率 100KHz/470KHz

#### CSD:

- 最大支持 25 路触摸通道
- 支持伪随序列生成
- 支持防水功能

#### 12 位 ADC:

- 外部输入: 10 路
- 内部输入: 1 路(1/4 VDD)
- 参考源: 外部参考: VDD、内部参考: 1.2/2.4V
- 采样可以通过 PWM 或者管脚的上升沿或者下降沿触发

#### LCD 驱动:

- 支持 5 路 COM 口, 输出 1/2BIAS 电压

#### 26 个 GPIO:

- PT12、PT13 默认开漏上拉输出, 其余 I/O 默认为输入高阻态
- 所有 IO 可单独配置上拉 10K 电阻(精度 5%)

#### 省电模式:

- 深度睡眠可由看门狗复位、睡眠定时器中断、引脚中断唤醒
- 深度睡眠电流: 3.2 $\mu$ A(典型值)

#### 仿真和烧录:


- 支持在线调试仿真和 IAP 功能
- 4 线烧写(VDD, GND, SDA, SCL)

#### 封装:


- SOP28、TSSOP28、SOP20、TSSOP20、SOP16




## 1.2 引脚分配



XC8FT8463-28PIN 脚位图



XC8FT8463-20PIN 脚位图



XC8FT8463-16PIN 脚位图



## 1.3 引脚描述

序号	管脚名	I/O	功能描述
P00	P00	I/O	GPIO, 可单独配置上拉, 可设中断
	COM0	0	LCD COM0 口
	TK0	I	触摸通道 0
	PWM0	0	PWM0 输出
P01	P01	I/O	GPIO, 可单独配置上拉, 可设中断
	COM1	0	LCD COM1 口
	TK1	I	触摸通道 1
	PWM1	0	PWM1 输出
P02	P02	I/O	GPIO, 可单独配置上拉, 可设中断
	COM2	I	LCD COM2 口
	TK2	I	触摸通道 2
	PWM2	0	PWM2 输出
P03	P03	I/O	GPIO, 可单独配置上拉, 可设中断
	COM3	0	LCD COM3 口
	TK3	I	触摸通道 3
P04	P04	I/O	GPIO, 可单独配置上拉, 可设中断
	COM4	0	LCD COM4 口
	TK4	I	触摸通道 4
P05	P05	I/O	GPIO, 可单独配置上拉, 可设中断
	SPI_SCK	I/O	SPI 时钟
	TK5	I	触摸通道 5
	SCL	I/O	I2C 时钟可选口
	ADC_ETR	I	ADC 采样触发
P06	P06	I/O	GPIO, 可单独配置上拉, 可设中断
	T2EX	I	定时器 2 外部捕获输入
	TK6	I	触摸通道 6
P07	P07	I/O	GPIO, 可单独配置上拉, 可设中断
	T2	I	定时器 2 外部输入
	TK7	I	触摸通道 7



P10	P10	I/O	GPIO, 可单独配置上拉, 可设中断
	CMOD	I/O	触摸外接电容
P11	P11	I/O	GPIO, 可单独配置上拉, 可设中断
	TK22	I	触摸通道 22
	RSTB	I	复位引脚
P12	P12	I/O	GPIO, 可单独配置上拉, 可设中断, 默认开漏上拉输出
	T0	I	计数器 0 外部输入
	RX0	I	串口 0 接受
	TK21	I	触摸通道 21
	SCL	I/O	I2C 时钟口
	TCK	I	烧录调试时钟口
P13	P13	I/O	GPIO, 可单独配置上拉, 可设中断, 默认开漏上拉输出
	T1	I	计数器 1 外部输入
	TX0	O	串口 0 发送
	TK20	I	触摸通道 20
	SDA	I/O	I2C 数据口
	TDIO	I/O	烧录调试数据口
P14	P14	I/O	GPIO, 可单独配置上拉, 可设中断
	AIN9	I	ADC 检测输入通道 9
	TK19	I	触摸通道 19
	TABUS	I/O	模拟测试总线
P15	P15	I/O	GPIO, 可单独配置上拉, 可设中断
	AIN8	I	ADC 检测输入通道 8
	CLK_EXT	I	外部时钟输入
	TK18	I	触摸通道 18
P16	P16	I/O	GPIO, 可单独配置上拉, 可设中断
	AIN7	I	ADC 检测输入通道 7
	TK17	I	触摸通道 17
P17	P17	I/O	GPIO, 可单独配置上拉, 可设中断
	AIN6	I	ADC 检测输入通道 6
	TK16	I	触摸通道 16




P20	P20	I/O	GPIO, 可单独配置上拉, 可设中断
	MOSI	I/O	SPI 接口主输出从输入
	TK8	I	触摸通道 8
	TX1	I	串口 1 发送
	SDA	I/O	I2C 时钟可选口
P21	P21	I/O	GPIO, 可单独配置上拉, 可设中断
	MISO	I/O	SPI 接口主输入从输出
	TK9	I	触摸通道 9
	RX1	I	串口 1 接受
	BKIN	I	PWM 刹车输入
P22	P22	I/O	GPIO, 可单独配置上拉, 可设中断
	AIN0	I	ADC 检测输入通道 0
	TK10	I	触摸通道 10
P23	P23	I/O	GPIO, 可单独配置上拉, 可设中断
	AIN1	I	ADC 检测输入通道 1
	TK11	I	触摸通道 11
P24	P24	I/O	GPIO, 可单独配置上拉, 可设中断
	AIN2	I	ADC 检测输入通道 2
	TK12	I	触摸通道 12
	TDBUS	I/O	数字测试总线
P25	P25	I/O	GPIO, 可单独配置上拉, 可设中断
	AIN3	I	ADC 检测输入通道 3
	TK13	I	触摸通道 13
	PWM3	0	PWM3 输出
	ADCREF	I	ADC 外部参考电压引脚
P26	P26	I/O	GPIO, 可单独配置上拉, 可设中断
	AIN4	I	ADC 检测输入通道 4
	TK14	I	触摸通道 14
	PWM4	0	ADC 检测输入通道
P27	P27	I/O	GPIO, 可单独配置上拉, 可设中断
	AIN5	I	ADC 检测输入通道 5
	TK15	I	触摸通道 15



P30	P30	I/O	GPIO, 可单独配置上拉, 可设中断
	OSCO	0	外接晶振输出
	TK23	I	触摸通道 23
P31	P31	I/O	GPIO, 可单独配置上拉, 可设中断
	OSCI	I	外接晶振输入
	TK24	I	触摸通道 24
VDD	VDD	POWER	电源
GND	GND	POWER	地



## 1.4 系统框图



系统功能结构框图

## 2. 存储器结构

内部 3 种存储器：SFR，内部数据存储器，程序存储器。

程序存储只能读不能写，程序存储器大小为 16K 字节。内部数据存储器大小为 1K 字节。SFR 为内部特殊功能寄存器。

### 2.1 程序存储区

XC8FT8463 的程序指针为 16 位，最大寻址空间可达 64K 字节，实际只实现了 16K 字节的程序存储空间。

复位后，MCU 从 0000H 开始执行。从 0003H 开始是中断向量表，当发生中断且中断使能后，PC 会跳转到对应的中断向量位置去执行。



程序存储空间结构图




## 2.2 数据存储区结构

数据存储器分内部数据存储器 and 外部数据存储器，内部 256 字节数据存储空间，其中低 128 字节可以直接访问(通过地址 0x00~0x7f)，高 128 字节和 SFR 共用一个地址空间(通过地址 0x80~0xff)，直接寻址方式可以访问到 SFR 空间，通过间接寻址方式可以访问内部数据存储器的高 128 字节。低 128 字节数据存储空间可以划分为如下图所示的不同空间。



内部数据存储器结构图




内部低 128 字节数据空间分配图



此外，片上还集成了 256 字节的片上 RAM 映射在外部数据存储 XDATA 空间，地址范围 0x0000~0x02FF。

## 2.3 FLASH 和 SRAM 结构



## 2.4 寄存器映射

	0H/8H	1H/9H	2H/AH	3H/BH	4H/CH	5H/DH	6H/EH	7H/FH
<b>F8H</b>	SLPTIM_CR	SLPTIM_SR	SLPTIM_CLR	SLPTIM_WDT	SLPTIM_CNL	-	-	SLPTIM_PRDH
<b>F0H</b>	B	SPI_ICR	SPI_DR	SPI_CR	SPI_STAT	SPI_CLK_CR	SPI_WRADDR	-
<b>E8H</b>	ADC_CRO	ADC_CR1	ADC_CR2	ADC_CHSEL	ADC_CON	ADC_DLY	ADC_RESL	ADC_RESB
<b>E0H</b>	ACC	-	-	-	-	-	ADC_COMPL	ADC_COMPH
<b>D8H</b>	-	-	PWM_DUTY_2	PWM_DUTY_3	PWM_DUTY_4	PWM_DUTY_5	PWM_DF	PWM_BRAKE
<b>D0H</b>	PSE	PWM_CFG	PWM_CON	PWM_PRD	PWM_CR1	PWM_CR2	PWM_DUTY_0	PWM_DUTY_1
<b>C8H</b>	T2CON	-	RCAP2L	RCAP2H	TL2	TH2	-	-
<b>C0H</b>	-	-	-	-	-	-	-	-
<b>B8H</b>	IP	IP1	IP2	-	-	-	-	-
<b>B0H</b>	P3_DR	-	-	-	-	-	-	-
<b>A8H</b>	IE	-	-	-	-	-	-	-
<b>A0H</b>	P2_DR	I2C_ADDR	I2C_CR	I2C_STAT	I2C_DR	I2C_MCR	-	-
<b>98H</b>	SCON	SBUF	SCON1	SBUF1	-	-	-	-
<b>90H</b>	P1_DR	SCR_CFG	SCR_SLEEP	MB1ST_CFG	CLK_CR	PCLK_CR	PCLK_DIV12	PCLK_DIV13
<b>88H</b>	TCON	TMOD	TL0	TL1	TH0	TH1	CKCON	-



80H	P0_DR	SP	DPL0	DPH0	DPL1	DPH1	DPS	PCON
	位寻址	不可寻址						

	0H/8H	1H/9H	2H/AH	3H/BH	4H/CH	5H/DH	6H/EH	7H/FH
FFB8H	-	-	-	-	-	-	-	-
FFB0H	CHKSUM_CR	CHKSUMH	CHKSUML	-	-	-	-	-
FFA8H	-	-	-	-	-	-	-	-
FFA0H	DISP_CR	DISPVAL	-	-	-	-	-	-
FF98H	-	-	-	-	-	-	-	-
FF90H	-	-	-	-	-	-	-	-
FF88H	IMO_CR	IMO_TRIM	ILO_TRIM	ILO_TEST	IMO_TRIMH	-	MBIST_KEY	PT_DIG_TEST
FF80H	BG_CR	BG_VTRIM	BG_ITRIM	BG_TCTRIM	BG_TEST	BORLVD_CR	BORLVD_STAT	ANA_TEST
FF78H	-	-	-	-	-	-	-	-
FF70H	-	-	-	-	-	-	-	-
FF68H	-	-	-	-	-	-	-	-
FF60H	-	-	-	-	-	-	-	-
FF58H	P3_DM0	P3_DM1	P3_DM2	-	-	-	-	-
FF50H	P2_DM0	P2_DM1	P2_DM2	-	-	-	-	-
FF48H	P1_DM0	P1_DM1	P1_DM2	-	-	-	-	-
FF40H	P0_DM0	P0_DM1	P0_DM2	-	-	-	-	-
FF38H	-	-	-	-	-	-	-	-
FF30H	-	-	-	-	-	-	-	-
FF28H	P3_FLAG	-	P3_PU	-	-	P3_IE	P3_IC0	P3_IC1
FF20H	P2_FLAG	-	P2_PU	-	-	P2_IE	P2_IC0	P2_IC1
FF18H	P1_FLAG	-	P1_PU	-	-	P1_IE	P1_IC0	P1_IC1
FF10H	P0_FLAG	-	P0_PU	-	-	P0_IE	P0_IC0	P0_IC1
FF08H	PT_AFR	PT_AFR1	-	-	-	-	-	-
FF00H	MTP_CR	MTP_CFG	MTP_KEY	MTP_ADL	MTP_ADH	MTP_PBUFL	MTP_PBUFH	MTP_DR



## 3. 功能描述

### 3.1 SFR 空间寄存器

#### 3.1.1 SFR~0x80/P0\_DR (端口 0 数据寄存器)

0X80	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PODR	P0_DR<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: 端口 0 的数据寄存器, 写该寄存器会更新端口输出, 读该寄存器得到端口输出值

#### 3.1.2 SFR~0x81/SP (堆栈指针)

0X81	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
SP	SP<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	1	1	1

Bit<7:0>: 堆栈指针, 指向 IDATA 区域

#### 3.1.3 SFR~0x82/DPL0 (DPTR0 寄存器的低 8bit)

0X82	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
DPL0	DPTR0<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: 用于 DPTR0<7:0>

#### 3.1.4 SFR~0x83/DPH0 (DPTR0 寄存器的高 8bit)

0X83	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
DPH0	DPTR0<15:8>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: 用于 DPTR0<15:8>



## 3.1.5 SFR~0x84/DPL1 (DPTR1 寄存器的低 8bit)

0X84	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
DPL1	DPTR1<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: 用于 DPTR1<7:0>

## 3.1.6 SFR~0x85/DPH1 (DPTR1 寄存器的高 8bit)

0X85	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
DPH1	DPTR1<15:8>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: 用于 DPTR1<15:8>

## 3.1.7 SFR~0x86/DPS (DPTR0/DPTR1 选择寄存器)

0X86	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
DPS	-	-	-	-	-	-	-	SEL
读/写	-	-	-	-	-	-	-	R/W
复位值	X	X	X	X	X	X	X	0

Bit<0>: DPTR0/DPTR1 选择位

1: 系统使用 DPTR1 寄存器

0: 系统使用 DPTR0 寄存器

## 3.1.8 SFR~0x87/PCON (Power Saving Modes 节能模式控制)

0X87	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PCON	SMOD0	SMOD1	-	-	-	-	UART0_IE	UART1_IE
读/写	R/W	R/W	-	-	-	-	R/W	R/W
复位值	0	0	X	X	X	X	0	0

Bit<7>: 串口 0 波特率倍增使能(仅针对 Timer1)

0: 波特率不倍增(Timer 溢出翻转率除 2)



1: 波特率倍增为 2 倍(Timer 溢出翻转率不除 2)

Bit<6>: 串口 1 波特率倍增使能(仅针对 Timer1)

0: 波特率不倍增(Timer 溢出翻转率除 2)

1: 波特率倍增为 2 倍(Timer 溢出翻转率不除 2)

Bit<1>: 串口 0 中断使能

0: 禁止

1: 使能

Bit<0>: 串口 1 中断使能

0: 禁止

1: 使能

### 3.1.9 SFR~0x88/TMOD (Timer0/1 控制寄存器)

0X88	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
TCON	-	T1_C/T	T1_M1	T1_M0	-	T0_C/T	T0_M1	T0_M0
读/写	-	R/W	R/W	R/W	-	R/W	R/W	R/W
复位值	X	0	0	0	X	0	0	0

Bit<6>: Timer1 计数来源选择

1: 作为计数器, Timer1 计数来源于外部管脚脉冲的下降沿

0: 作为定时器, Timer1 计数来源于工作时钟 clk

Bit<5:4>: Timer1 工作模式选择

T1_M1	T1_M0	工作模式
0	0	13 位定时器/计数器, TL1 的高 3 位无效
0	1	16 位定时器/计数器
1	0	8 位自动重载计数器, 溢出时将 TH1 存放的值自动重装入 TL1
1	1	无效配置, 停止计数

Bit<2>: Timer0 计数来源选择

1: 作为计数器, Timer0 计数来源于外部管脚脉冲的下降沿

0: 作为定时器, Timer0 计数来源于工作时钟 clk

Bit<1:0>: Timer0 工作模式选择

T0_M1	T0_M0	工作模式
0	0	13 位定时器/计数器, TL0 的高 3 位无效
0	1	16 位定时器/计数器
1	0	8 位自动重载计数器, 溢出时将 TH1 存放的值自动重装入 TL0
1	1	2 个独立的 8 位计数器





注：Bit<T0\_M1, T0\_M0> = 11 时，此模式下 TLO 作为一个 8 位定时器/计数器，通过 TIMER\_CON 的 TR0 控制启停，TH0 作为一个 8 位定时器，通过 TIMER\_CON 的 TR1 控制启停

## 3.1.10 SFR~0x89/TCON (Timer0/1 工作模式配置寄存器 )

0X89	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
TMOD	TF1	TR1	TF0	TR0	-	T2_IE	T1_IE	T0_IE
读/写	R/W	R/W	R/W	R/W	-	R/W	R/W	R/W
复位值	0	0	0	0	X	0	0	0

Bit<7>: Timer1 溢出标志位

1: Timer1 产生溢出，该位只能通过写 1 清零

0: 未发生溢出 Timer1 工作使能位

Bit<6>: Timer1 工作使能位

1: 开始工作

0: 停止工作

Bit<5>: Timer0 溢出标志位

1: Timer0 产生溢出，该位只能通过写 1 清零

0: 未发生溢出

Bit<4>: Timer0 工作使能位

1: 开始工作

0: 停止工作

Bit<2>: Timer2 中断使能

1: 使能

0: 禁止

Bit<1>: Timer1 中断使能

1: 使能

0: 禁止

Bit<0>: Timer0 中断使能

1: 使能

0: 禁止



## 3.1.11 SFR~0x8A/TL0 (Timer0 计数值低 8 位)

0X8A	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
TL0	TL0<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: 写: 写该寄存器会将写入值装载至 Timer1 的低 8 位, 每写一次装载一次  
 读: 读该寄存器将会读出 Timer1 当前的低 8 位值

## 3.1.12 SFR~0x8B/TH0 (Timer0 计数值高 8 位)

0X8B	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
TH0	TH0<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: 写: 写该寄存器会将写入值装载至 Timer0 的高 8 位, 每写一次装载一次  
 读: 读该寄存器将会读出 Timer0 当前的高 8 位值

## 3.1.13 SFR~0x8C/TL1 (Timer1 计数值低 8 位)

0X8C	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
TL1	TL1<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: 写: 写该寄存器会将写入值装载至 Timer1 的低 8 位, 每写一次装载一次  
 读: 读该寄存器将会读出 Timer1 当前的低 8 位值

## 3.1.14 SFR~0x8D/TH1 (Timer1 计数值高 8 位)

0X8D	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
TH1	TH1<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: 写: 写该寄存器会将写入值装载至 Timer1 的高 8 位, 每写一次装载一次



读：读该寄存器将会读出 Timer1 当前的高 8 位值

### 3.1.15 SFR~0x8E/CKCON (时钟控制寄存器)

0X8E	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
CKCON	-	-	T2M	T1M	T0M	-	-	-
读/写	-	-	R/W	R/W	R/W	-	-	-
复位值	X	X	0	0	0	X	X	X

Bit<5>: Timer2 作为定时器时时钟来源选择

0: 工作时钟 clk 的 12 分频

1: 工作时钟 clk

Bit<4>: Timer1 作为定时器时时钟来源选择

0: 工作时钟 clk 的 12 分频

1: 工作时钟 clk 时钟

Bit<3>: Timer0 作为定时器时时钟来源选择

0: 工作时钟 clk 的 12 分频

1: 工作时钟 clk

### 3.1.16 SFR~0x90/P1\_DR (端口 1 数据寄存器)

0X90	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P1DR	P1_DR<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	1	1	0	0

Bit<7:0>: 端口 1 的数据寄存器，写该寄存器会更新端口输出，读该寄存器得到端口输出值

### 3.1.17 SFR~0x91/SCR\_CFG (系统配置寄存器)

0X91	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
CFG	CALI_WDR	CALI_XRES	CALI_SYSRSTREQ	-	-	RSTREQ	BOOT_SHADOW	BOOT
读/写	R/W	R/W	R	-	-	W	R	R
复位值	0	0	0	X	X	0	1	1

Bit<7>: 看门狗复位标志位

1: 看门狗复位发生(写 1 清清零 CALI\_SYSRSTREQ, CALI\_WDR)

0: 没有看门狗复位(该寄存器的清零可以通过外部、POR、BOR、写 1 来实现)



Bit<5>: 软件复位使能

- 1: 复位系统
- 0: 不复位系统

Bit<2>: 软件复位使能位

- 1: 复位系统 (RSTREQ 会将 CPU 复位, 以及 CPU 相关的中断控制器、SRAM 和 FLASH 等, 外设不会被复位)
- 0: 不复位系统

Bit<1>: 系统复位标志位

- 1: 系统发生复位 (该标志可以写 1 清除)
- 0: 系统复位完成

Bit<0>: 系统复位标志位

- 1: 系统发生复位 (标志可以写 1 清, 清除该标志时会一同清除掉 BOOT\_SHADOW 标志)
- 0: 系统复位完成

### 3.1.18 SFR~0x92/SCR\_SLEEP (睡眠寄存器)

0X92	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
SLEEP	FLASH_BUSY	CHKSUM_BUSY	-	-	-	-	SLEEPDEEP	SLEEP
读/写	R	R	-	-	-	-	R/W	R/W
复位值	0	0	X	X	X	X	0	0

Bit<7>: FLASH 编程读模式下 FLASH\_BUSY 的值

- 1: FLASH 编程没有完成
- 0: FLASH 编程完成

Bit<1>: 深度睡眠模式控制位

- 1: 深度睡眠模式打开
- 0: 深度睡眠模式关闭

Bit<0>: 睡眠模式控制位

- 1: 睡眠模式
- 0: 正常工作模式

### 3.1.19 SFR~0x94/CLK\_CR (系统时钟控制寄存器)

0X94	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
CLKCR	VC31F	-	-	-	-	CPUCKS<2:0>		
读/写	R/W	-	-	-	-	R/W	R/W	R/W
复位值	1	X	X	X	X	0	1	1



Bit<7>: VC3 中断标志位 (对该位写 1 会将其清零, 写 0 无效)

- 1: 有 VC3 中断发生
- 0: 没有 VC3 中断发生

注: VC3IF 复位值为 0, 而 VC3 默认情况下是有效的, 而且会在软件启动之前就起振, 因此软件看到的复位值为 0x83。

Bit<2:0>: 内核工作频率选择位

CPUCKS<2>	CPUCKS<1>	CPUCKS<0>	中断时间
0	0	0	CLK_SYS/8
0	0	1	CLK_SYS/4
0	1	0	CLK_SYS/2
0	1	1	CLK_SYS
1	0	0	CLK_SYS/16
1	0	1	CLK_SYS/32
1	1	0	CLK_SYS/64
1	1	1	CLK_SYS/128

### 3.1.20 SFR~0x95/PCLK\_CR (外设时钟控制寄存器)

0X95	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PCLKCR	VC0EN	VC1EN	VC2EN	VC3EN	VC3_IE	VC2SS	VC3SS<1:0>	
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	1	1	1	1	0	0	0	1

Bit<7>: VC0 时钟使能位

- 1: 使能
- 0: 禁止

Bit<6>: VC1 时钟使能位

- 1: 使能
- 0: 禁止

Bit<5>: VC2 时钟使能位

- 1: 使能
- 0: 禁止

Bit<4>: VC3 时钟使能位

- 1: 使能
- 0: 禁止

Bit<3>: VC3 时钟中断使能位

- 1: 使能



0: 禁止

Bit<2>: VC2 时钟源选择位, 具体使用见 VC2CKS 说明

1: VC1 作为 VC2 的时钟源

0: CLK\_SYS 作为 VC2 的时钟源

Bit<1:0>: VC3 时钟源选择位

VC3SS<1>	VC3SS<0>	时钟源
0	0	关闭 VC3 时钟
0	1	来自 CLK_SYS
1	0	来自 VC1 时钟
1	1	来自 VC2 时钟

### 3.1.21 SFR~0x96/PCLK\_DIV12 (VC1、VC2 时钟控制寄存器)

0X96	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
DIV12	VC1CKS<3:0>				VC2CKS<3:0>			
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	1	1	1	1

Bit<7:4>: 控制 VC1 时钟分频

计算方法:  $f_{VC1} = f_{CLK\_SYS} / (VC1CKS + 1)$

Bit<3:0>: 控制 VC2 时钟分频

计算方法: VC2SS=0 时  $f_{VC2} = f_{CLK\_SYS} / (VC2CKS + 1)$

计算方法: VC2SS=1 时  $f_{VC2} = f_{CLK\_SYS} / (VC2CKS + 1) / (VC1CKS + 1)$

### 3.1.22 SFR~0x97/PCLK\_DIV3 (VC3 时钟控制寄存器)

0X97	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
VC3CKS	VC3CKS<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	1	0	0	1	0	0

Bit<7:0>: 控制 VC3 时钟的分频, 频率和 VC3SS 的值相关

VC3SS<1:0>	计算方法
0 0	关闭 VC3 时钟
0 1	$f_{VC3} = f_{CLK\_SYS} / (VC3CKS + 1)$
1 0	$f_{VC3} = f_{CLK\_SYS} / (VC3CKS + 1) / (VC1CKS + 1)$
1 1	$f_{VC3} = f_{VC2} / (VC3CKS + 1)$



## 3.1.23 SFR~0x98/SCON0 (串口 0 控制寄存器)

0X98	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
SCON0	SM0_0	SM1_0	SM2_0	REN_0	TB8_0	RB8_0	TI_0	RI_0
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:6>: <SM0\_0, SM1\_0>串口 0 模式配置位

SM0_0	SM1_0	串口模式
0	0	模式 0
0	1	模式 1
1	0	保留
1	1	模式 3

Bit<5>: 多处理器通信使能位

在模式 3 下, 使能多处理器通信功能。此位为 1 时, 若接收的第 9bit 位为 0, 则 RI\_0 不会被激活。

在模式 1 下, 此位为 1 时, RI\_0 仅会在接收到一个有效的停止位时被激活。

在模式 0 下, 根据此位建立波特率: 此位为 0 时波特率为  $clk/12$ ; 此位为 1 时波特率为  $clk$ 。

Bit<4>: 串口 0 接收使能

0: 禁止

1: 使能

Bit<3>: 在模式 3 下, 定义被发送的第 9 位数据位状态

Bit<2>: 在模式 3 下, 表示接收到的第 9 位数据位状态。

在模式 1 下, 表示接收到的停止位

在模式 0 下, 无效。

Bit<1>: 发送中断标志位, 表示发送数据帧已经发送完成。此位必须被软件复位。

在模式 0 下, TI\_0 在第 8 位数据发送完时置位。

在其他模式下, TI\_0 在停止位被发送时置位。

Bit<0>: 接收中断标志位, 表示接收串行数据帧已经接收完成。此位必须被软件复位。

在模式 0 下, RI\_0 在第 8 位数据接收完时置位。

在模式 1 下, RI\_0 在停止位接收完成后置位, 受 SM2\_0 位影响。

在模式 3 下, RI\_0 在 RB8\_0 位接收完成时置位。



## 3.1.24 SFR~0x99/SBUF0 (串口 0 数据缓存寄存器)

0X99	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
<b>SBUF0</b>	SBUF0<7:0>							
<b>读/写</b>	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
<b>复位值</b>	0	0	0	0	0	0	0	0

Bit<7:0>: 串口 0 数据缓存

## 3.1.25 SFR~0x9A/SCON1 (串口 1 控制寄存器)

0X9A	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
<b>SCON1</b>	SM0_1	SM1_1	SM2_1	REN_1	TB8_1	RB8_1	TI_1	RI_1
<b>读/写</b>	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
<b>复位值</b>	0	0	0	0	0	0	0	0

Bit<7:6>: <SM0\_1, SM1\_1>串口 1 模式配置位

SM0_1	SM1_1	串口模式
0	0	模式 0
0	1	模式 1
1	0	保留
1	1	模式 3

Bit<5>: 多处理器通信使能位

在模式 3 下, 使能多处理器通信功能。此位为 1 时, 若接收的第 9bit 位为 0, 则 RI\_1 不会被激活。

在模式 1 下, 此位为 1 时, RI\_1 仅会在接收到一个有效的停止位时被激活。

在模式 0 下, 根据此位建立波特率: 此位为 0 时波特率为  $clk/12$ ; 此位为 1 时波特率为  $clk$ 。

Bit<4>: 串口 1 接收使能

0: 禁止

1: 使能

Bit<3>: 在模式 3 下, 定义被发送的第 9 位数据位状态

Bit<2>: 在模式 3 下, 表示接收到的第 9 位数据位状态。

在模式 1 下, 表示接收到的停止位

在模式 0 下, 无效。

Bit<1>: 发送中断标志位, 表示发送数据帧已经发送完成。此位必须被软件复位。

在模式 0 下, TI\_1 在第 8 位数据发送完时置位。





在其他模式下，TI\_1 在停止位被发送时置位。

Bit<0>: 接收中断标志位，表示接收串行数据帧已经接收完成。此位必须被软件复位。

在模式 0 下，RI\_1 在第 8 位数据接收完时置位。

在模式 1 下，RI\_1 在停止位接收完成后置位，受 SM2\_1 位影响。

在模式 3 下，RI\_1 在 RB8\_1 位接收完成时置位。

### 3.1.26 SFR~0x9B/SBUF1 (串口 1 数据缓存寄存器)

0X9B	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
SBUF1	SBUF1<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: 串口 1 数据缓存

### 3.1.27 SFR~0xA0/P2\_DR (端口 2 数据寄存器)

0XA0	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P2DR	P2_DR<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: 端口 2 的数据寄存器，写该寄存器会更新端口输出，读该寄存器得到端口输出值

### 3.1.28 SFR~0xA1/I2C\_ADDR (I2C 从机地址寄存器)

0XA1	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
I2CADDR	HWADDREN	SLAVE ADDRESS<6:0>						
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	1	1	0	0	1	1	0

Bit<7>: 地址比较功能控制位(只用于从模式下)

1: 使能

0: 禁止

Bit<6: 0>: 只用于从模式，当前设备的地址

注: I2C\_ADDR<6:0>为当前 I2C 设备号。

HwAddrEn 为 1，收到请求后，会比较收到的地址是否与 Slave Address 一致，如果一致，则响应请求，不一致则不响应；



HwAddrEn 为 0，会响应收到的所有请求。

### 3.1.29 SFR~0xA2/I2C\_CR (I2C 控制寄存器)

0xA2	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
I2CCR	I2CIE	-	BUSERROREIE	STOPIE	-	CLKSEL	ENABLEMASTER	ENABLESLAVE
读/写	R/W	-	R/W	R/W	-	R/W	R/W	R/W
复位值	0	X	0	0	X	0	0	1

Bit<7>: I2C 全部中断控制位

1: 使能

0: 禁止

Bit<5>: Bus Error 中断控制位

1: 使能

0: 禁止

Bit<4>: 结束中断控制位

1: 使能

0: 禁止

Bit<2>: I2C 时钟选择位

1: VC2

0: VC1

Bit<1:0>: 主模式&从模式控制位

ENABLE MASTER	ENABLE SLAVE	模式状态	
		主模式	从模式
0	0	关	关
0	1	关	开
1	0	开	关
1	1	开	开

注：在 I2C 时钟源切换时，需要先关闭 I2C 使能再切换时钟源，切换完成时钟源后再使能 I2C，切换动作需要分 3 个步骤完成。

### 3.1.30 SFR~0xA3/I2C\_STAT (I2C 状态寄存器)

0xA3	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
I2CSTAT	BUSERROR	LOSTARB	STOPSTATS	ACK	ADDRESS	TRANSMIT	LRB	TRANSCOMPLETE
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0



Bit<7>: 只用于主模式, 数据传送过程中检测到总线上有开始或结束条件时置 1。只能通过写 0 清除。

**注: 若发生了 Bus Error, 则需要配则需要配置成非主机模式或关掉 I2C。**

Bit<6>: 只用于主模式, 失去对总线的控制权时置 1; 可以通过写 0 清除; 每次检测到开始信号都会自动清零。

**注: 若主机失去对总线控制, 则需要配置成非主机模式或关掉 I2C。**

Bit<5>: 检测到结束状态时置 1; 只能通过写 0 清除。

Bit<4>: 发送 ACK 控制位

1: 使能

0: 禁止 (NACK)

Bit<3>: 收到一个地址时置 1; 只能通过写 0 清除。

Bit<2>: 模式状态标志位

1: 发送模式

0: 接收模式

Bit<1>: 是否应答状态标志位

1: 最后收到的 bit 是 NACK

0: 最后收到的 bit 是 ACK (写 0 清除或者检测到 START 信号清除)

Bit<0>: 单字节方式

1: 接收完成

发送模式: 8bit 数据传送完成并收到响应 (ACK 或者 NACK);

接收模式: 8bit 数据接收完成; 写 0 清除或者检测到 START 信号清除。

0: 未完成 (写 0 清除或者检测到 START 信号清除)

### 3.1.31 SFR~0xA4/I2C\_DR (I2C 数据寄存器)

0xA4	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
I2CDR	DATA<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: 主从模式接收, 保存收到的数据, 只读;

主模式产生开始信号前, 需写入要发送到总线上的地址;

主从模式开始发送数据前, 需写入要发送到客户端的数据。



## 3.1.32 SFR~0xA5/I2C\_MCR (I2C 主机控制寄存器)

0XA5	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
I2CMCR	-	-	-	-	BUSBUSY	MASTERMODE	RESTARTGEN	STARTGEN
读/写	-	-	-	-	R	R	R/W	R/W
复位值	X	X	X	X	0	0	0	0

Bit<3>: 检测信号状态标志位

1: 检测到开始信号

0: 检测到结束信号

Bit<2>: 产生信号状态标志位

1: 产生开始信号

0: 产生结束信号

Bit<1>: 1 传送过程中收到响应为 NACK, 重启传送过程, 重新传送

Bit<0>: 1 产生开始信号并发送地址到 i2c 总线上, 传送完成后清零

## 3.1.33 SFR~0xA8/IE (系统中断使能寄存器)

0XA8	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
IE	IE_EA	-	-	-	-	-	-	-
读/写	R/W	-	-	-	-	-	-	-
复位值	0	X	X	X	X	X	X	X

Bit<7>: CPU 中断允许位总开关

1: 使能中断

0: 禁止中断

## 3.1.34 SFR~0xB0/P3\_DR (端口 3 数据寄存器)

0XB0	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P3DR	P3_DR<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: 端口 3 的数据寄存器, 写该寄存器会更新端口输出, 读该寄存器得到端口输出值



## 3.1.35 SFR~0xB8/IP (中断优先级配置寄存器 0)

0XB8	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
IP0	T1PRI	T0PRI	VC3PRI	P3PRI	P2PRI	P1PRI	P0PRI	LVDPRI
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7>: Timer1 中断优先级控制位

1: 高优先级

0: 低优先级

Bit<6>: Timer0 中断优先级控制位

1: 高优先级

0: 低优先级

Bit<5>: VC3 中断优先级控制位

1: 高优先级

0: 低优先级

Bit<4>: GPIO 3 中断优先级控制位

1: 高优先级

0: 低优先级

Bit<3>: GPIO 2 中断优先级控制位

1: 高优先级

0: 低优先级

Bit<2>: GPIO 1 中断优先级控制位

1: 高优先级

0: 低优先级

Bit<1>: GPIO 0 中断优先级控制位

1: 高优先级

0: 低优先级

Bit<0>: LVD 中断优先级控制位

1: 高优先级

0: 低优先级



## 3.1.36 SFR~0xB9/IP1 (中断优先级配置寄存器 1)

0XB9	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
IP1	UART1PRI	UART0PRI	I2CPRI	CSDPRI	PWMPRI	ADCPRI	SCMPRI	T2PRI
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7>: UART1 中断优先级控制位

1: 高优先级

0: 低优先级

Bit<6>: UART0 中断优先级控制位

1: 高优先级

0: 低优先级

Bit<5>: I2C 中断优先级控制位

1: 高优先级

0: 低优先级

Bit<4>: CSD 中断优先级控制位

1: 高优先级

0: 低优先级

Bit<3>: PWM 中断优先级控制位

1: 高优先级

0: 低优先级

Bit<2>: ADC 中断优先级控制位

1: 高优先级

0: 低优先级

Bit<1>: SCM 中断优先级控制位

1: 高优先级

0: 低优先级

Bit<0>: Timer2 中断优先级控制位

1: 高优先级

0: 低优先级



## 3.1.37 SFR~0xBA/IP2 (中断优先级配置寄存器 2)

0xBA	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
IP2	-	-	-	-	-	-	WDTPRI	SPIPRI
读/写	-	-	-	-	-	-	R/W	R/W
复位值	X	X	X	X	X	X	0	0

Bit<1>: WDT 中断优先级控制位

1: 高优先级

0: 低优先级

Bit<0>: SPI 中断优先级控制位

1: 高优先级

0: 低优先级

## 3.1.38 SFR~0xC8/T2CON (Timer2 控制寄存器)

0xC8	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
T2CON	TF2	EXF2	RCLK	TCLK	EXEN2	TR2	T2_C/T	CP/RL
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7>: Timer2 溢出标志位

1: Timer2 产生溢出, 该位只能通过写 1 清零

0: 未发生溢出

Bit<6>: Timer2 外部引脚 T2EX 下降沿被检测到的标志位

1: 检测到外部输入的下降沿, 该为只能通过写 1 清零

0: 未检测到下降沿

Bit<5>: UART 接收时钟控制位

1: Timer2 产生串口 0 的接收波特率

0: Timer1 产生串口 0 的接收波特率

Bit<4>: UART 发送时钟控制位

1: Timer2 产生串口 0 的发送波特率

0: Timer1 产生串口 0 的发送波特率

Bit<3>: Timer2 外部输入事件用作捕获/重载触发器允许/禁止控制位

1: 检测到外部输入的下降沿时触发一次捕获/重载

0: 忽略 T2EX 引脚上的事件

Bit<2>: Timer2 工作使能位



1: 开始工作

0: 停止工作

Bit<1>: Timer2 计数来源选择

1: 作为计数器, Timer2 计数来源于外部管脚脉冲的下降沿

0: 作为定时器, Timer2 计数来源于系统时钟

Bit<0>: 捕获/重载模式选择

1: 16 位带捕获功能的定时器/计数器, 捕获事件发生在 T2EX 输入的下降沿

0: 16 位带重载功能的定时器/计数器, 重载事件发生在 Timer2 溢出或 T2EX 输入 的下降沿(当 EXEN2 配为 1)

### 3.1.39 SFR~0xCA/RCAP2L (Timer2 捕获/重载值低 8 位)

0XCA	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
RCAP2L	RCAP2L<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: 捕获模式下, 该寄存器用于存放捕获时间发生时 Timer2 的低 8 位, 重载模式下, 该寄存器用于存放用于重载值的低 8 位

### 3.1.40 SFR~0xCB/RCAP2H (Timer2 捕获/重载值高 8 位)

0XCB	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
RCAP2H	RCAP2H<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: 捕获模式下, 该寄存器用于存放捕获时间发生时 Timer2 的高 8 位, 重载模式下, 该寄存器用于存放用于重载值的高 8 位

### 3.1.41 SFR~0xCC/TL2 (Timer2 计数值低 8 位)

0XCC	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
TL2	TL2<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: 写: 写该寄存器会将写入值装载至 Timer2 的低 8 位, 每写一次装载一次





读：读该寄存器将会读出 Timer2 当前的低 8 位值

### 3.1.42 SFR~0xCD/TH2 (Timer2 计数值高 8 位)

0xCD	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
TH2	TH2<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>：写：写该寄存器会将写入值装载至 Timer2 的高 8 位，每写一次装载一次

读：读该寄存器将会读出 Timer2 当前的高 8 位值

### 3.1.43 SFR~0xD0/PSW (程序状态字寄存器)

0xD0	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PSW	CY	AC	F0	RS<1:0>		OV	F1	P
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7>：CY 进位标志位

Bit<6>：AC 辅助进位标志位

Bit<5>：F0 通用标志位 0

Bit<4:3>：寄存器组选择

RS<1:0>		寄存器组	数据地址
0	0	寄存器组 0	0x00 - 0x07
0	1	寄存器组 1	0x08 - 0x0F
1	0	寄存器组 2	0x10 - 0x17
1	1	寄存器组 3	0x18 - 0x1F

Bit<2>：OV 溢出标志位

Bit<1>：F1 通用标志位 1

Bit<0>：P 奇偶校验标志位

### 3.1.44 SFR~0xD1/PWM\_CFG (PWM 设置寄存器)

0xD1	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PWMCFG	PWM_CLK<1:0>		INV5	INV4	INV3	INV2	INV1	INV0
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0



Bit<7:6>: PWM 内部时钟分频选择

PWM_CLK<1:0>		PWM 时钟分频
0	0	模块工作时钟 clk
0	1	模块工作时钟 clk/2
1	0	模块工作时钟 clk/8
1	1	模块工作时钟 clk/32

Bit<5:0>: PWM5/PWM4/PWM3/PWM2/PWM1/PWM0 输出反向控制

- 1: 输出反向
- 0: 输出不反向

注: 在互补模式下, 每一组互补输出中需要将其中一路输出配置为反向

### 3.1.45 SFR~0xD2/PWM\_CON (PWM 控制寄存器)

0XD2	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PWMCON	PWMEN	PWMIF	BRAKEDM5	BRAKEDM4	BRAKEDM3	BRAKEDM2	BRAKEDM1	BRAKEDM0
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7>: PWM 外设开关

- 1: 使能 PWM 外设
- 0: 关闭

注: 完成 PWM 所需的配置之后再使能 PWM, 将 PWM\_EN 配 0 后计数器的值将会清零

Bit<6>: PWM 溢出标志位

当计数器计数超过设定的计数值时, 该位会被硬件设定为 1, 对该位写 1 清零

Bit<5:0>: PWM 刹车事件产生的输出状态控制

- 1: 输出高电平
- 0: 输出低电平

### 3.1.46 SFR~0xD3/PWM\_PRD (PWM 周期设置寄存器)

0XD3	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PRD	PWM_PRD<9:2>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<5:0>: PWM0~PWM5 共用的周期配置值的高 8 位, 实际输出的 PWM 周期数为 (PWM\_PRD<9:0>+1)



## 3.1.47 SFR~0xD4/PWM\_CR1 (PWM 周期占空比设置寄存器)

0XD4	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PWMCR1	PWM_PRD<1:0>		DUTY_2<1:0>		DUTY_1<1:0>		DUTY_0<1:0>	
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:6>: PWM0~PWM5 共用的周期配置值的低 2 位

Bit<5:4>: PWM2 输出占空比配置的低 2 位

Bit<3:2>: PWM1 输出占空比配置的低 2 位

Bit<1:0>: PWM0 输出占空比配置的低 2 位

**注:**为保证数据的正确生效,必须遵守先写 DUTY\_2/DUTY\_1/DUTY\_0/PWM\_PRD 的高 8 位,再写低 2 位的要求,写完低 2 位后才生效。

## 3.1.48 SFR~0xD5/PWM\_CR2 (PWM 占空比设置寄存器)

0XD5	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PWMCR2	PWMIE	PWMMODE	DUTY_5<1:0>		DUTY_4<1:0>		DUTY_3<1:0>	
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7>: PWM 中断使能位

1: 在计数器发生溢出时上报中断

0: 在计数器发生溢出时不上报中断

Bit<6>: PWM 工作模式配置位

1: 互补模式: 按 PWM0/3, PWM1/4, PWM2/5 分为 3 组, 同组 PWM 的输出波形互补, 每组波形的占空比分别由 PWM\_DUTY\_0~2 进行控制, 并可通过寄存器 PWM\_DF 设定死区时间

0: 独立模式: PWM0~5 使用同一计数周期及各自的占空比设置

Bit<5:4>: PWM5 输出占空比配置的低 2 位

Bit<3:2>: PWM4 输出占空比配置的低 2 位

Bit<1:0>: PWM3 输出占空比配置的低 2 位

**注:**为保证数据的正确生效,必须遵守先写 DUTY\_2/DUTY\_1/DUTY\_0/PWM\_PRD 的高 8 位,再写低 2 位的要求,写完低 2 位后才生效。



## 3.1.49 SFR~0xD6/PWM\_DUTY\_0 (PWM0 占空比设置寄存器)

0XD6	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
DUTY0	DUTY_0<9:2>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: PWM0 输出占空比配置的高 8 位

注: DUTY\_x<9:0>的值为 PWM 高电平持续的周期数

## 3.1.50 SFR~0xD7/PWM\_DUTY\_1 (PWM1 占空比设置寄存器)

0XD7	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
DUTY1	DUTY_1<9:2>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: PWM1 输出占空比配置的高 8 位

## 3.1.51 SFR~0xDA/PWM\_DUTY\_2 (PWM2 占空比设置寄存器)

0XDA	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
DUTY2	DUTY_2<9:2>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: PWM2 输出占空比配置的高 8 位

## 3.1.52 SFR~0xDB/PWM\_DUTY\_3 (PWM3 占空比设置寄存器)

0XDB	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
DUTY3	DUTY_3<9:2>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: PWM3 输出占空比配置的高 8 位



### 3.1.53 SFR~0xDC/PWM\_DUTY\_4 (PWM4 占空比设置寄存器)

0xDC	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
DUTY4	DUTY_4<9:2>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: PWM4 输出占空比配置的高 8 位

### 3.1.54 SFR~0xDD/PWM\_DUTY\_5 (PWM5 占空比设置寄存器)

0xDD	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
DUTY5	DUTY_5<9:2>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: PWM5 输出占空比配置的高 8 位

### 3.1.55 SFR~0xDE/PWM\_DF (PWM 死区周期配置寄存器)

0xDE	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
DF	PDF				PDR			
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:4>: 互补模式下反向输出 PWM 波下降沿死区周期值

Bit<3:0>: 互补模式下正向输出 PWM 波上升沿死区周期值

### 3.1.56 SFR~0xDF/PWM\_BRAKE (PWM 刹车控制配置寄存器)

0xDF	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
BRAKE	BRAKEIE	BRAKEIF	FILTEREN	BRAKELVL	PWMMOE	BRAKEAOE	BRAKESEL	BRAKEEN
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7>: PWM 刹车中断使能位

1: 刹车事件产生中断

0: 刹车事件不产生中断



Bit<6>: PWM 刹车中断标志位

当产生刹车事件时, 该位会被硬件设定为 1, 对该位写 1 清零

Bit<5>: PWM 外部 BKIN 管脚输入刹车事件滤波使能位

1: BKIN 管脚输入刹车事件滤波使能

0: BKIN 管脚输入刹车事件滤波禁止

Bit<4>: BKIN 管脚电平选择寄存器

1: BKIN 高电平时刹车有效

0: BKIN 低电平时刹车有效

Bit<3>: PWM 主输出使能 (PWM 输出时, 需要使能该位, 使能该位后只由刹车事件复位置 0, 不可由软件写 0)

1: PWM 主输出使能

0: PWM 主输出关闭

**注: 刹车事件有效时, 会立即被同步清零。根据 BRAKE\_AOE 的选择, 通过软件置 1 或硬件 PWM 计数器溢出自动置 1**

Bit<2>: BRAKE \_AOE: 自动输出使能

1: 有刹车事件产生时, PWM \_MOE 可被软件和硬件 PWM 计数器溢出事件置 1

0: 有刹车事件产生时, PWM\_MOE 只被软件置 1

Bit<1>: 选择 PWM 刹车来源:

1: 刹车事件选择 BKIN 输入

0: 刹车事件选择 ADC 比较输出

Bit<0>: PWM 刹车功能使能

1: PWM 刹车功能使能

0: PWM 刹车功能禁止

### 3.1.57 SFR~0xE0/ACC (累加寄存器)

0XE0	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
ACC	ACC<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: ACC 累加寄存器



## 3.1.58 SFR~0xE6/ADC\_COMPL (ADC 比较值低 4 位)

0XE6	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
ADCCOMPL	-	-	-	-	ADC_COMP<3:0>			
读/写	-	-	-	-	R/W	R/W	R/W	R/W
复位值	X	X	X	X	0	0	0	0

Bit<3:0>: ADC 比较值低 4 位

## 3.1.59 SFR~0xE7/ADC\_COMPH (ADC 比较值高 8 位)

0XE7	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
ADCCOMPH	ADC_COMP<11:4>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: ADC 比较值高 8 位

## 3.1.60 SFR~0xE8/ADC\_CR0 (ADC 转换控制寄存器 0)

0XE8	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
ADCCR0	ADC_EN	-	ADC_START	ADC_IF	ADC_IE	ADC_EX	CLKSEL<1:0>	
读/写	R/W	-	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	X	0	0	0	0	0	0

Bit<7>: ADC 使能位

- 1: 使能
- 0: 禁止

Bit<5>: ADC 软件触发采样控制位 (写 1 后开始 ADC 转换, 转换完成后硬件自动将此位清零, ADC 使能之前, 该位无法写入)

- 1: 开始 ADC 转换, 转换完成后硬件自动将此位清零
- 0: 无影响。即使 ADC 已经开始转换工作, 写 0 也不会停止 A/D 转换

Bit<4>: ADC 转换结束标志位

当 ADC 完成一次转换后, 硬件会自动将此位置 1, 并向 CPU 发出中断请求。此标志位必须由软件写 1 清零或复位清零

Bit<3>: ADC 中断使能控制位

- 1: 使能
- 0: 禁止



Bit<2>: 启动 ADC 的触发条件选择位

1: 硬件触发

0: 软件触发

Bit<1:0>: ADC 时钟选择位

CLKSEL<1:0>		ADC 时钟
0	0	系统时钟的 4 分频
0	1	系统时钟的 8 分频
1	0	系统时钟的 16 分频
1	1	系统时钟的 32 分频

默认值: 00

注意: 修改 CLK\_SEL 寄存器配置必须在 ADC\_EN 为 0 的时候进行。

### 3.1.61 SFR~0xE9/ADC\_CR1 (ADC 转换控制寄存器 1)

0XE9	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
ADCCR1	ETGSEL<1:0>		-	ETGTYP<1:0>		SCSEL<2:0>		
读/写	R/W	R/W	-	R/W	R/W	R/W	R/W	R/W
复位值	0	0	X	0	0	0	0	1

Bit<7:6>: 外部触发源选择位(当 ADCEX 为 1 时, 该位选择外部触发 ADC 的来源)

ETGSEL<1:0>		外部触发源
0	0	PWM0 触发
0	1	PWM2 触发
1	0	PWM4 触发
1	1	ADC_ETR

默认值: 00

Bit<4:3>: 外部触发信号类型选择位(当 ADCEX 置 1 时该位决定响应外部触发的类型)

ETGTYP<1:0>		触发类型
0	0	下降沿触发
0	1	上升沿触发
1	0	PWM 计数器溢出(仅在 ETGSEL 配置为 00: PWM0 触发时有效)
1	1	保留

默认值: 00

Bit<2:0>: ADC 采样时间周期选择位(片外很高的输入阻抗时, 增加采样时间, 提高转换精度。)

SCSEL<2:0>			时间周期
0	0	0	4 个 ADC 时钟周期
0	0	1	8 个 ADC 时钟周期
0	1	0	16 个 ADC 时钟周期





0	1	1	32 个 ADC 时钟周期
1	0	0	64 个 ADC 时钟周期
1	0	1	128 个 ADC 时钟周期

默认值：001

### 3.1.62 SFR~0xEA/ADC\_CR2 (ADC 转换控制寄存器 2)

0xEA	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
ADCCR2	-	-	CTRL<5>	CTRL<4>	CTRL<3>	CTRL<2>	CTRL<1:0>	
读/写	-	-	R/W	R/W	R/W	R/W	R/W	R/W
复位值	X	X	0	0	0	0	1	1

Bit<5>：参考低噪声使能配置位（默认：0）

- 1：参考噪声减低
- 0：正常工作模式

Bit<4>：参考测试模式控制位（默认：0）

- 1：测试模式
- 0：正常模式

Bit<3>：参考 buffer 增益选择位（默认：0）

- 1：参考 buffer 输出是参考的 1 倍
- 0：参考 buffer 输出是参考的 2 倍

Bit<2>：参考 buffer 输入选择位（默认：0）

- 1：选择外部参考电压
- 0：选择内部参考 Bandgap 电压

Bit<1:0>：ADC 参考电压选择位（默认：11）

CTRL<1:0>		参考电压
0	0	选择片外电压不通过 buffer，直接做 ADC 参考电压
1	0	选择 VDD，做 ADC 参考电压
1	1	选择 buffer 输出做 ADC 参考电压

### 3.1.63 SFR~0xEB/ADC\_CHSEL (ADC 模拟量输入通道选择寄存器)

0xEB	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
ADCCHSEL	-	-	-	-	CHANNEL_SEL<3:0>			
读/写	-	-	-	-	R/W	R/W	R/W	R/W
复位值	X	X	X	X	1	0	1	0



Bit<3:0>: ADC 模拟量输入通道选择位 (默认: 1010)

CHANEL_SEL<3:0>				通道
0	0	0	0	AIN0
0	0	0	1	AIN1
0	0	1	0	AIN2
0	0	1	1	AIN3
0	1	0	0	AIN4
0	1	0	1	AIN5
0	1	1	0	AIN6
0	1	1	1	AIN7
1	0	0	0	AIN8
1	0	0	1	AIN9
1	0	1	0	片内电源输入通道
其它				保留

### 3.1.64 SFR~0xEC/ADC\_CON (ADC 配置寄存器)

0xEC	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
ADCCON	ADFBEN	ADCMPOP	ADCM PEN	ADCMPO	CLEAR	-	-	ADC DLY8
读/写	R/W	R/W	R/W	R	W	-	-	R/W
复位值	0	0	0	0	0	X	X	0

Bit<7>: ADC 比较结果响应故障刹车使能控制位 (默认: 0)

- 1: 使能
- 0: 关闭

Bit<6>: ADC 比较器输出极性选择位 (默认: 0)

- 1: 若 ADC 输出值小于设定的比较值, 则 ADCMPO 为 1
- 0: 若 ADC 输出值大于或等于设定的比较值, 则 ADCMPO 为 1

Bit<5>: ADC 结果比较使能控制位 (默认: 0)

- 1: 使能
- 0: 关闭

Bit<4>: ADC 比较结果输出位, 每次 AD 转换结束都会更新输出

Bit<3>: ADC 比较结果清零位 (写 1 清 0)

Bit<0>: ADC 外部触发延时计数器数值的高 1 位 (默认: 0)



## 3.1.65 SFR~0xED/ADC\_DLY (ADC 触发延迟配置寄存器)

0xED	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
ADC_DLY	ADC_DLY<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	1	1	1	1	0	0	0	0

Bit<7:0>: ADC 外部触发启动延迟计数器的低 8 位, 默认值为 F0

## 3.1.66 SFR~0xEE/ADC\_RES\_L (ADC 转换结果低位寄存器)

0xEE	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
ADC_RES_L	-	-	-	-	ADC_RES<3:0>			
读/写	-	-	-	-	R	R	R	R
复位值	X	X	X	X	0	0	0	0

Bit<3:0>: ADC 转换结果低 4 位

## 3.1.67 SFR~0xEF/ADC\_RES\_H (ADC 转换结果高位寄存器)

0xEF	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
ADC_RES_H	ADC_RES<11:4>							
读/写	R	R	R	R	R	R	R	R
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: ADC 转换结果高 8 位

## 3.1.68 SFR~0xF0/B (B 寄存器)

0xF0	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
B	B<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: 乘法运算和除法运算的时候使用, 其他情况用作普通寄存器。



## 3.1.69 SFR~0xF1/SPI\_ICR (SPI 中断控制寄存器)

0XF1	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
SPI_ICR	-	TXOVERFLOW EN	TXAMPTY EN	TXEMP TYEN	RXUNDERFLO WEN	RXOVERFLOW EN	RXAFULLEN	RXFULLE N
读/写	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	X	0	0	0	0	0	0	0

Bit<6>: 发送 FIFO 溢出中断使能

1: 上报中断

0: 不上报中断

Bit<5>: 发送 FIFO 将空中断使能

1: 上报中断

0: 不上报中断

Bit<4>: 发送 FIFO 发空中断使能

1: 上报中断

0: 不上报中断

Bit<3>: 接收 FIFO 下溢中断使能

1: 上报中断

0: 不上报中断

Bit<2>: 接收 FIFO 溢出中断使能

1: 上报中断

0: 不上报中断

Bit<1>: 接收 FIFO 将满中断使能

1: 上报中断

0: 不上报中断

Bit<0>: 接收 FIFO 收满中断使能

1: 上报中断

0: 不上报中断

## 3.1.70 SFR~0xF2/SPI\_DR (SPI 数据寄存器)

0XF2	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
SPI_DR	SPI_DR<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0



Bit<7:0>: SPI 数据寄存器, 写入数据为发送数据, 读出数据为接收数据。

### 3.1.71 SFR~0xF3/SPI\_CR (SPI 控制寄存器)

0XF3	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
SPI_CR	-	RZMODE	RSV	MASTER	CPHA	CPOL	LSBF	ENABLE
读/写	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	X	0	1	0	0	0	0	0

Bit<6>: RZ 码调制模式使能(本功能仅支持处于 SPI 主机模式下工作)

1: 使能

0: 禁止

Bit<5>: 保留位, 该位只能写 0, 不能写 1

Bit<4>: 主机和从机模式选择位

1: 主机模式

0: 从机模式

Bit<3>: 时钟相位选择位

1: 时钟第二个跳变沿采样

0: 时钟第一个跳变沿采样

Bit<2>: 时钟极性选择位

1: SPI 总线空闲时时钟为高电平

0: SPI 总线空闲时时钟为低电平

Bit<1>: 低位优先控制位

1: LSB First

0: MSB First

Bit<0>: SPI 使能控制位

1: 使能

0: 禁止

### 3.1.72 SFR~0xF4/SPI\_STAT (SPI 状态寄存器)

0XF4	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
SPI_CR	-	TXOVERFLOW	TXAMPTY	TXEMPTY	RXUNDERFLOW	RXOVERFLOW	RXAFULL	RXFULL
读/写	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	X	0	1	0	0	0	0	0

Bit<6>: 发送 FIFO 写溢出标志



1: 发送 FIFO 写溢出, 通过对该位写 1 可清零

0: 发送 FIFO 未写溢出

Bit<5>: 发送 FIFO 将空标志

1: 发送 FIFO 中数据小于等于 2B, 通过写 SPI\_DR 可将该位清零

0: 发送 FIFO 中数据多于 2B

Bit<4>: 发送 FIFO 发空标志

1: 发送 FIFO 发空, 通过写 SPI\_DR 可将该位清零

0: 发送 FIFO 未发空

Bit<3>: 接收 FIFO 读下溢标志

1: 接收 FIFO 读下溢, 通过对该位写 1 可清零

0: 接收 FIFO 未读下溢

Bit<2>: 接收 FIFO 写溢出标志

1: 接收 FIFO 写溢出, 通过对该位写 1 可清零

0: 接收 FIFO 未写溢出

Bit<1>: 接收 FIFO 将满标志

1: 接收 FIFO 中数据大于等于 2B, 通过读 SPI\_DR 可将该位清零

0: 接收 FIFO 中数据少于 2B

Bit<0>: 接收 FIFO 满标志

1: 接收缓存满; 对 SPI\_DR 进行读操作可以将该位清零

0: 接收缓存不满

### 3.1.73 SFR~0xF5/SPI\_CLK\_CR (SPI 突发控制寄存器)

0XF5	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
SPICLKCR	CLKIN<1:0>		-	-	-	-	-	-
读/写	R/W	R/W	-	-	-	-	-	-
复位值	0	0	X	X	X	X	X	X

Bit<7:6>: SPI 工作时钟选择位

CLKIN<1:0>		SPI 工作时钟
0	0	使用 VC1 作为 SPI 工作时钟
0	1	使用 VC2 作为 SPI 工作时钟
1	0	使用 VC3 作为 SPI 工作时钟
1	1	使用 CLK_SYS (VC0) 作为 SPI 工作时钟

当配置为 11 时: 该时钟作为主机模式时的工作时钟, 从机模式的工作时钟固定为 CLK\_SYS



## 3.1.74 SFR~0xF6/SPI\_WRADDR (SPI 突发地址寄存器)

0XF6	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
SPI_WRADDR	-	-	-	-	-	-	WRADDR	
读/写	-	-	-	-	-	-	R/W	R/W
复位值	X	X	X	X	X	X	0	0

Bit<1:0>: 当前缓存的写地址

## 3.1.75 SFR~0xF8/SLPTIM\_CR (睡眠计数器控制寄存器)

0XF8	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
SLPTIMCR	SLPIE	-	WDTEN	X32KSEL	SLEEPDIS	SLPINTS<2:0>		
读/写	R/W	-	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	X	0	0	0	1	0	0

Bit<7>: 睡眠定时器中断使能位

- 1: 使能
- 0: 禁止

Bit<5>: 看门狗定时器使能位

- 1: 使能
- 0: 禁止

Bit<4>: 32K 时钟源选择位(检测到外部 RTC 时钟停振后该位会硬件清零, 使用内部 32K 时钟)

- 1: 32K 时钟使用 XTAL 晶振输入
- 0: 32K 时钟使用内部振荡器

Bit<3>: 睡眠定时器使能位

- 1: 禁止
- 0: 使能

Bit<2:0>: SLPINTS2~SLPINTS0 睡眠定时器溢出中断时间

SLPINTS<2>	SLPINTS<1>	SLPINTS<0>	中断时间
0	0	0	4ms
0	0	1	8ms
0	1	0	16ms
0	1	1	32ms
1	0	0	256ms
1	0	1	512ms
1	1	0	1024ms
1	1	1	2048ms



注：实际定时时间会比上面描述的时间多一个 32K cycle 即 30us

### 3.1.76 SFR~0xF9/SLPTIM\_SR (睡眠计数状态寄存器)

0XF9	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
SLPTIMSR	SLPEV	-	-	-	RSV1	-	-	-
读/写	R/W	-	-	-	-	-	-	-
复位值	0	X	X	X	X	X	X	X

Bit<7>: 睡眠计数器标志位 (写 0 清除该位)

1: 睡眠计数器溢出

0: 睡眠计数器没有溢出

Bit<3>: 该保留位只能写 0, 读为 0

### 3.1.77 SFR~0xFA/SLPTIM\_CLR (看门狗清除寄存器)

0XFA	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
SLPTIM_CLR	SLPTIM_CLR<7:0>							
读/写	W	W	W	W	W	W	W	W
复位值	0	0	1	1	1	0	0	0

Bit<7:0>: 写 0x38 到该寄存器清除看门狗定时器, 同时会清除睡眠定时器。读该寄存器得到 0。

### 3.1.78 SFR~0xFB/SLPTIM\_WDT (看门狗计数器状态)

0XFB	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
WDT	-	WDTOV	WDTCNTR		-	-	-	-
读/写	-	R	R/W	R/W	-	-	-	-
复位值	X	0	0	0	X	X	X	X

Bit<6>: 看门狗溢出标志位

1: 看门狗溢出

0: 看门狗没有溢出

Bit<5:4>: 看门狗计数器计数值





### 3.1.79 SFR~0xFE/SLPTIM\_PRDL (睡眠计数器计数值低 8 位)

0xFE	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
SLPTIMPRDL	ACCPDRDL<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: 睡眠定时器溢出值低 8 位

### 3.1.80 SFR~0xFF/SLPTIM\_PRDRH (睡眠计数器计数值高 3 位)

0xFF	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
SLPTIMPRDRH	ACCSEL	-	-	-	-	ACCPDRRH<2:0>		
读/写	R/W	-	-	-	-	R/W	R/W	R/W
复位值	0	X	X	X	X	0	0	0

Bit<7>: 睡眠定时器溢出选择位

1: 选择睡眠定时器溢出值为 11 位可配置

0: 选择睡眠定时器溢出值为固定值

Bit<2:0>: 睡眠定时器溢出值高 3 位



## 3.2 XDATA 空间寄存器

### 3.2.1 XDATA~0xFF00/FLASH\_CR (FLASH 控制寄存器)

0xFF00	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
FLASHCR	ISAVB	STATICEN	WRSZ<1:0>		CKEN	FWEEP	IFREN	BUSY
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	1	1	0	0	0	0	0	0

Bit<7>: Option setting for read operation

1: ISAVB = H to select the high speed mode (默认值)

0: ISAVB = L to select the low power or power saving mode

Bit<6>: 用于 FLASH 测试, 正常工作时该位不能写 0

1: STATICEN = H, STATIC mode (IDS <500uA) (默认值)

0: STATICEN = L, NON-STATIC mode (INDS <10uA)

Bit<5:4>: FLASH 存储器编程数据大小, 当选择 EEPROM 区域时, 单位为字节, FLASH 用户区域或信息区域单位为半字 (2 个字节)

WRSZ<1:0>		数据大小
0	0	2
0	1	1
1	0	64
1	1	128

Bit<3>: FLASH 时钟使能控制位

1: 使能

0: 禁止

Bit<2>: FLASH 区域选择位

1: 选择 EEPROM 区域, 注意 FWEEP 和 IFREN 不能同时为 1

0: 选择 FLASH 用户区域

Bit<1>: FLASH 区域选择位

1: 选择 FLASH 信息区域, 注意 FWEEP 和 IFREN 不能同时为 1

0: 选择 FLASH 用户区域

Bit<0>: 读模式下 BUSY 的值表示 (写 1 开始编程操作)

1: FLASH 编程没有完成

0: FLASH 编程完成

注: ISAVB, STATICEN 的配置说明参照如下, 可配合选择三种模式, 正常使用默认为推荐的 High speed 模式。当读操作频率大于 4MHz 时应配置 ISAVB 和 STATICEN 为 H, 选择 High speed 模式。当读操作频率小于等于 500KHz 时应配置 ISAVB 和 STATICEN 为 L, 选择 Power saving mode。当读操



作频率介于 4MHz 和 500KHz 之间时可配置 ISAVB 为 L 和 STATICEN 为 H，选择 Low power mode。  
修改配置前需将 READ 信号拉低，并保持低电平至配置完成后 100ns。

### 3.2.2 XDATA~0xFF01/FLASH\_CFG (FLASH 配置寄存器)

0xFF01	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
FLASHCFG	FWSEL	CLEAN	SRL	MRGN	SAVPWR1	SAVPWR0	RDCYC<1:0>	
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	1	1

Bit<7>: FLASH 控制信号选择位

- 1: 使用寄存器定义的 FLASH CLEN, SRL, MRGN, ISAVB, STATICEN 信号
- 0: 使用默认的 FLASH CLEN, SRL, MRGN, ISAVB, STATICEN 信号(默认值)

Bit<6>: FLASH 存储单元电流测试模式

- 1: 打开
- 0: 关闭(默认值)

Bit<5>: FLASH SRL 存储单元 cell 选择

- 1: shadow cell
- 0: 默认值 cell(默认值)

Bit<4>: FLASH MRGN 控制

- 1: 有效(MRGN READ/MRGN INTHV WRITE operation for data retention test when select the EEPROM block)
- 0: 无效(默认值)

Bit<3>: SLEEP 模式门控 CS 信号

- 1: SLEEP 模式时 CS 信号门控打开(CS 无效)
- 0: SLEEP 模式时 CS 信号门控关闭(CS 有效)

睡眠模式需要配置为 1，睡眠模式下 FLASH 的片选关闭，可以节省功耗。

Bit<2>: SLEEP 模式门控 READ 信号

- 1: SLEEP 模式时 READ 信号门控打开(READ 无效)
- 0: SLEEP 模式时 READ 信号门控关闭(READ 有效)

睡眠模式需要配置为 1，睡眠模式下 FLASH 的读关闭，可以节省功耗。

Bit<1:0>: FLASH 访问周期选择位

RDCYC<1:0>		周期
0	0	1
0	1	2
1	0	5



1	1	6
---	---	---

注:若访问周期要配置 1, 则芯片电压必须高于 4.5V; 当芯片电压低于 4.5V 时候, 要配置 RDCYC 为 11 (6 个周期)。芯片 FLASH 内部实现了 2 个字节的缓冲, VDD 电压高于 4.5V 时优先推荐使用 01 (2 个周期) 配置即可, 这样可以保证性能和功耗的平衡。

### Read Operation: High speed mode

Parameter	Symbol	Condition	Min.	Typ.	Max.	Unit
READ Cycle Time @ MTP/ Information	Trc	4.5V≤VDD≤5.5V	60	-	-	ns
		1.8V≤VDD<4.5V	300	-	-	ns
READ Cycle Time @ EEPROM		1.8V≤VDD≤5.5V	300	-	-	ns
READ Access Time @ MTP/ Information	Trac	4.5V≤VDD≤5.5V	-	-	60	ns
		1.8V≤VDD<4.5V	-	-	300	ns
READ Access Time @ EEPROM		1.8V≤VDD≤5.5V	-	-	300	ns

### Read Operations: Low power mode

Parameter	Symbol	Condition	Min.	Typ.	Max.	Unit
READ Cycle Time @ MTP/ Information	Trc	4.5V≤VDD≤5.5V	500	-	-	ns
		1.8V≤VDD<4.5V	1	-	-	us
READ Access Time @ MTP/ Information	Trac	4.5V≤VDD≤5.5V	-	-	500	ns
		1.8V≤VDD<4.5V	-	-	1	us

### Read Operations: Power saving mode

Parameter	Symbol	Condition	Min.	Typ.	Max.	Unit
READ Cycle Time	Trc	1.8V≤VDD≤5.5V	2	-	-	us
READ Access Time	Trac	1.8V≤VDD≤5.5V	-	-	2	us

### FLASH READ 时序要求

### 3.2.3 XDATA~0xFF02/FLASH\_KEY (FLASH key 寄存器)

0xFF02	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
FLASHKEY	FLASH_KEY<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: FLASH 烧写密钥, 写 0xCA 打开, 打开后才能向 FLASH\_CR 的 bit 0 写 1 来启动烧写 FLASH



## 3.2.4 XDATA~0xFF03/FLASH\_ADL (FLASH 编程地址低 8 位)

0xFF03	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
FLASHADL	FLASH_ADL<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: FLASH 访问地址低 8 位

## 3.2.5 XDATA~0xFF04/FLASH\_ADH (FLASH 编程地址高 6 位)

0xFF04	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
FLASHADH	-	-	FLASH_ADH<5:0>					
读/写	-	-	-	-	R/W	R/W	R/W	R/W
复位值	X	X	X	X	0	0	0	0

Bit<7:0>: FLASH 访问地址高 6 位

## 3.2.6 XDATA~0xFF05/FLASH\_PBUFL (FLASH 编程缓存地址低 8 位)

0xFF05	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
FLASHPBUFL	FLASH_PBUFL<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: FLASH 编程缓冲地址低 8 位

在 FLASH MBIST 过程中作为读和写过程中的 Pattern，供数据写入以及读出校验对比，高 8bit 和低 8bit 都为 PBUFL

## 3.2.7 XDATA~0xFF06/FLASH\_PBUFH (FLASH 编程缓存地址高 2 位)

0xFF06	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
FLASHPBUFH	-	-	-	-	-	-	FLASH_PBUFH<1:0>	
读/写	-	-	-	-	-	-	R/W	R/W
复位值	X	X	X	X	X	X	0	0

Bit<1:0>: FLASH 编程缓冲地址高 2 位



## 3.2.8 XDATA~0xFF07/FLASH\_DR (FLASH 读数据寄存器)

0XFF07	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
FLASHDR	FLASH_DR<7:0>							
读/写	R	R	R	R	R	R	R	R
复位值	X	X	X	X	X	X	X	X

Bit<7:0>: FLASH 读数据

## 3.2.9 XDATA~0xFF08/PT\_AFR (外设管脚位置使能配置寄存器 0)

0XFF08	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PTAFRO	SPIEN	BKINEN	ADC_ETREN	T1EN	T0EN	RZEN	UART1EN	UART0EN
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7>: SPI 管脚复用使能位

- 1: 使能
- 0: 禁止

Bit<6>: BKIN 刹车管脚复用使能位

- 1: 使能
- 0: 禁止

Bit<5>: ADC\_ETR 管脚复用使能位

- 1: 使能
- 0: 禁止

Bit<4>: Timer1 输入管脚复用使能位

- 1: 使能
- 0: 禁止

Bit<3>: Timer0 管脚复用使能位

- 1: 使能
- 0: 禁止

Bit<2>: RZ 码输出管脚复用使能位

- 1: 使能
- 0: 禁止

Bit<1>: UART1 输出管脚复用使能位

- 1: 使能
- 0: 禁止



Bit<0>: UART0 输出管脚复用使能位

- 1: 使能
- 0: 禁止

### 3.2.10 XDATA~0xFF09/PT\_AFR1 (外设管脚位置使能配置寄存器 1)

0xFF09	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PTAFR1	I2CSEL	UART1SEL	UART0SEL	UART1ASY NHALF	UART0ASY NHALF	RDREVVREN	I2CEN	PRSTEN
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	1	0

Bit<7>: I2C 输出管脚选择位

- 1: SDA 从管脚 P20 位置输出, SCL 从管脚 P05 位置输出
- 0: SDA 从管脚 P13 位置输出, SCL 从管脚 P12 位置输出

Bit<6>: 用于 UART1 配置异步半双工模式时, Rx 和 Tx 管脚位置互换

- 1: Tx 从管脚 P21 位置输出, Rx 从管脚 P20 位置输入
- 0: Tx 从管脚 P20 位置输出, Rx 从管脚 P21 位置输入

Bit<5>: 用于 UART0 配置异步半双工模式时, Rx 和 Tx 管脚位置互换

- 1: Tx 从管脚 P12 位置输出, Rx 从管脚 P13 位置输入
- 0: Tx 从管脚 P13 位置输出, Rx 从管脚 P12 位置输入

Bit<4>: UART1 配置异步半双工模式使能控制位

- 1: 使能 (P21 做异步半双工)
- 0: 禁止

Bit<3>: UART0 配置异步半双工模式使能控制位

- 1: 使能 (P12 做异步半双工)
- 0: 禁止

Bit<2>: 进行位操作时使能位

- 1: 使能
- 0: 禁止

Bit<1>: I2C 管脚位置复用使能位

- 1: 使能
- 0: 禁止

Bit<0>: 复位管脚位置复用使能位

- 1: 使能
- 0: 禁止



## 3.2.11 XDATA~0xFF10/P0\_FLAG (端口 0 中断标志位)

0XFF10	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
POFLAG	POFLAG<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: P0 中断标志位(写 1 清除该中断标志)

- 1: 有中断发生
- 0: 没有中断发生

## 3.2.12 XDATA~0xFF11/P0\_GE (端口 0 数字复用使能寄存器)

0XFF11	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
POGE	GE0<7>	GE0<6>	GE0<5>	GE0<4>	GE0<3>	GE0<2>	GE0<1>	GE0<0>
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: 端口 0 的外设复用功能使能位

- 1: 使能(复用输出使能, 输出由 GDI 决定, 如果输入使能则输入电平到 GDI)
- 0: 禁止(复用输出使能, 输出由 Px. DR 决定, 如果输入则电平寄存在 Px. DR 中)

## 3.2.13 XDATA~0xFF12/P0\_PU (端口 0 上拉控制寄存器)

0XFF12	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
POPU	POPU<7>	POPU<6>	POPU<5>	POPU<4>	POPU<3>	POPU<2>	POPU<1>	POPU<0>
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: P0 端口上拉使能控制位

- 1: 使能
- 0: 禁止

## 3.2.14 XDATA~0xFF15/P0\_IE (端口 0 中断使能寄存器)

0XFF15	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P0IE	P0IE<7>	P0IE<6>	P0IE<5>	P0IE<4>	P0IE<3>	P0IE<2>	P0IE<1>	P0IE<0>
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0





Bit<7:0>: P0 端口中断使能控制位

1: 使能

0: 禁止

### 3.2.15 XDATA~0xFF16/P0\_IC0 (端口 0 中断控制 0 位)

0xFF16	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P0IC0	P0IC0<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: P0 端口中断触发模式控制位

### 3.2.16 XDATA~0xFF17/P0\_IC1 (端口 0 中断控制 1 位)

0xFF17	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P0IC1	P0_IC1<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	1	1	1	1	1	1	1	1

Bit<7:0>: P0 端口中断触发模式控制位

P0_IC1	P0_IC0	触发模式
0	0	低电平中断
0	1	上升沿中断
1	0	下降沿中断
1	1	双边沿中断

### 3.2.17 XDATA~0xFF18/P1\_FLAG (端口 1 中断标志位)

0xFF18	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P1FLAG	P1_FLAG<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	1	1	0	0

Bit<7:0>: P1 中断标志位(写 1 清除该中断标志)

1: 有中断发生

0: 没有中断发生



## 3.2.18 XDATA~0xFF19/P1\_GE (端口 1 数字复用使能寄存器)

0XFF19	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P1GE	-	-	GE1<5>	-	GE1<3>	GE1<2>	GE1<1>	-
读/写	-	-	R/W	-	R/W	R/W	R/W	-
复位值	X	X	0	X	1	1	0	X

端口 1 的外设复用功能使能位

- 1: 使能(输出由 GDO 决定, 如果输入则电平寄存在 GDI 中)
- 0: 禁止(输出由 Px.DR 决定, 如果输入则电平寄存在 Px.DR 中)

## 3.2.19 XDATA~0xFF1A/P1\_PU (端口 1 上拉控制寄存器)

0XFF1A	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P1PU	P1PU<7>	P1PU<6>	P1PU<5>	P1PU<4>	P1PU<3>	P1PU<2>	P1PU<1>	P1PU<0>
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	1	1	0	0

Bit<7:0>: P1 端口上拉使能控制位

- 1: 使能
- 0: 禁止

## 3.2.20 XDATA~0xFF1D/P1\_IE (端口 1 中断使能寄存器)

0XFF1D	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P1IE	P1IE<7>	P1IE<6>	P1IE<5>	P1IE<4>	P1IE<3>	P1IE<2>	P1IE<1>	P1IE<0>
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: P1 端口中断使能控制位

- 1: 使能
- 0: 禁止

## 3.2.21 XDATA~0xFF1E/P1\_IC0 (端口 1 中断控制 0 位)

0XFF1E	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P1IC0	P1_IC0<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0



Bit<7:0>: P1 端口中断触发模式控制位

### 3.2.22 XDATA~0xFF1F/P1\_IC1 (端口 1 中断控制 1 位)

0xFF1F	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P1IC1	P1_IC1<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	1	1	1	1	1	1	1	1

Bit<7:0>: P1 端口中断触发模式控制位

P1_IC1	P1_IC0	触发模式
0	0	低电平中断
0	1	上升沿中断
1	0	下降沿中断
1	1	双边沿中断

### 3.2.23 XDATA~0xFF20/P2\_FLAG (端口 2 中断标志位)

0xFF20	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P2FLAG	P2_FLAG<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: P2 中断标志位 (写 1 清除该中断标志)

- 1: 有中断发生
- 0: 没有中断发生

### 3.2.24 XDATA~0xFF21/P2\_GE (端口 2 数字复用使能寄存器)

0xFF21	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P2GE	GE2<7>	GE2<6>	GE2<5>	GE2<4>	-	-	G2E<1>	G2E<0>
读/写	R/W	R/W	R/W	R/W	-	-	R/W	R/W
复位值	0	0	0	0	X	X	0	0

端口 2 的外设复用功能使能位

- 1: 使能 (输出由 GDO 决定, 如果输入则电平寄存在 GDI 中)
- 0: 禁止 (输出由 Px.DR 决定, 如果输入则电平寄存在 Px.DR 中)



## 3.2.25 XDATA~0xFF22/P2\_PU (端口 2 上拉控制寄存器)

0xFF22	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P2PU	P2PU<7>	P2PU<6>	P2PU<5>	P2PU<4>	P2PU<3>	P2PU<2>	P2PU<1>	P2PU<0>
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

P2 端口上拉使能控制位

1: 使能

0: 禁止

## 3.2.26 XDATA~0xFF25/P2\_IE (端口 2 中断使能寄存器)

0xFF25	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P2IE	P2IE<7>	P2IE<6>	P2IE<5>	P2IE<4>	P2IE<3>	P2IE<2>	P2IE<1>	P2IE<0>
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: P2 端口中断使能控制位

1: 使能

0: 禁止

## 3.2.27 XDATA~0xFF26/P2\_IC0 (端口 2 中断控制 0 位)

0xFF26	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P2IC0	P2_IC0<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: P2 端口中断触发模式控制位

## 3.2.28 XDATA~0xFF27/P2\_IC1 (端口 2 中断控制 1 位)

0xFF27	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P2IC1	P2_IC1<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	1	1	1	1	1	1	1	1



Bit<7:0>: P2 端口中断触发模式控制位

P2_IC1	P2_IC0	触发模式
0	0	低电平中断
0	1	上升沿中断
1	0	下降沿中断
1	1	双边沿中断

### 3.2.29 XDATA~0xFF28/P3\_FLAG (端口 3 中断标志位)

0xFF28	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P3FLAG	-	-	-	-	-	-	P3_FLAG<1:0>	
读/写	-	-	-	-	-	-	R/W	R/W
复位值	X	X	X	X	X	X	0	0

Bit<1:0>: P3 中断标志位 (写 1 清除该中断标志)

- 1: 有中断发生
- 0: 没有中断发生

### 3.2.30 XDATA~0xFF2D/P3\_IE (端口 3 中断使能寄存器)

0xFF2D	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P3IE	-	-	-	-	-	-	P3IE<1>	P3IE<0>
读/写	-	-	-	-	-	-	R/W	R/W
复位值	X	X	X	X	X	X	0	0

Bit<1:0>: P3 端口中断使能控制位

- 1: 使能
- 0: 禁止

### 3.2.31 XDATA~0xFF2E/P3\_IC0 (端口 3 中断控制 0 位)

0xFF2E	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P3IC0	-	-	-	-	-	-	P3_IC0<1:0>	
读/写	-	-	-	-	-	-	R/W	R/W
复位值	X	X	X	X	X	X	0	0

Bit<1:0>: P3 端口中断触发模式控制位



## 3.2.32 XDATA~0xFF2F/P3\_IC1 (端口 3 中断控制 1 位)

0xFF2F	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P3IC1	-	-	-	-	-	-	P3_IC1<1:0>	
读/写	-	-	-	-	-	-	R/W	R/W
复位值	X	X	X	X	X	X	0	0

Bit<1:0>: P3 端口中断触发模式控制位

P3_IC1	P3_IC0	触发模式
0	0	低电平中断
0	1	上升沿中断
1	0	下降沿中断
1	1	双边沿中断

## 3.2.33 XDATA~0xFF40/P0\_DMO (P0 模式控制寄存器 0)

0xFF40	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PODM0	P0_DMO<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: P0 模式控制寄存器 0

## 3.2.34 XDATA~0xFF41/P0\_DM1 (P0 模式控制寄存器 1)

0xFF41	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PODM1	P0_DM1<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: P0 模式控制寄存器 1

## 3.2.35 XDATA~0xFF42/P0\_DM2 (P0 模式控制寄存器 2)

0xFF40	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PODM2	P0_DM2<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0



Bit<7:0>: P0 模式控制寄存器 2

### 3. 2. 36 XDATA~0xFF48/P1\_DM0 (P1 模式控制寄存器 0)

0XFF48	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P1DM0	P1_DM0<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: P1 模式控制寄存器 0

### 3. 2. 37 XDATA~0xFF49/P1\_DM1 (P1 模式控制寄存器 1)

0XFF49	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P1DM1	P1_DM1<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	1	1	0	0

Bit<7:0>: P1 模式控制寄存器 1

### 3. 2. 38 XDATA~0xFF4A/P1\_DM2 (P1 模式控制寄存器 2)

0XFF4A	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P1DM2	P1_DM2<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: P1 模式控制寄存器 2

### 3. 2. 39 XDATA~0xFF50/P2\_DM0 (P2 模式控制寄存器 0)

0XFF50	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P2DM0	P2_DM0<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: P2 模式控制寄存器 0



## 3.2.40 XDATA~0xFF51/P2\_DM1 (P2 模式控制寄存器 1)

0XFF51	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P2DM1	P2_DM1<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: P2 模式控制寄存器 1

## 3.2.41 XDATA~0xFF52/P2\_DM2 (P2 模式控制寄存器 2)

0XFF52	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P2DM2	P2_DM2<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: P2 模式控制寄存器 2

## 3.2.42 XDATA~0xFF58/P3\_DM0 (P3 模式控制寄存器 0)

0XFF58	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P3DM0	P3_DM0<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: P3 模式控制寄存器 0

## 3.2.43 XDATA~0xFF59/P3\_DM1 (P3 模式控制寄存器 1)

0XFF59	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P3DM1	P3_DM1<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: P3 模式控制寄存器 1





## 3.2.44 XDATA~0xFF5A/P3\_DM2 (P3 模式控制寄存器 2)

0XFF5A	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P3DM2	P3_DM2<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: P3 模式控制寄存器 2

## 3.2.45 XADTA~0xFF80/BG\_CR (BANDGAP 使能寄存器)

0XFF80	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
BG_CR	-	-	-	BG_VON_N	-	-	-	BG_EN_N
读/写	-	-	-	R/W	-	-	-	R
复位值	X	X	X	0	X	X	X	0

Bit<4>: Bandgap 输出控制位

- 1: Bandgap 工作但不输出
- 0: 输出 Bandgap

Bit<0>: Bandgap 使能控制位

- 1: 关闭
- 0: 使能

## 3.2.46 XADTA~0xFF85/BORLVD\_CR (BORLVD 控制寄存器)

0XFF85	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
BORLVD CR	BOR_VSEL<2:0>			BOR_EN	LVD_VSEL<2:0>			LVD_EN
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	1	0	0	0	1

Bit<7:5>: BOR 电压点选择位

BOR_VSEL<2:0>			电压点
0	0	0	2.25V (默认值)
0	0	1	2.6V
0	1	0	2.9V
0	1	1	3.7V
1	0	0	4.34V
其他			保留



Bit<4>: BOR 使能控制位

1: 使能

0: 关闭

Bit<3:1>: LVD 电压点选择位

LVD_VSEL<2:0>			电压点
0	0	0	2.3V(默认值)
0	0	1	2.75V
0	1	0	3.0V
0	1	1	3.8V
1	0	0	4.5V
其他			保留

Bit<0>: LVD 使能控制位

1: 使能

0: 关闭

### 3.2.47 XADTA~0xFF86/BORLVD\_STAT (BORLVD 状态寄存器)

0xFF86	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
STAT	-	-	-	IE_LVD	STAT_BOR	-	-	STAT_LVD
读/写	-	-	-	R/W	R	-	-	R
复位值	X	X	X	0	0	X	X	0

Bit<4>: LVD 中断控制位

1: 使能

0: 关闭

Bit<3>: BOR 输出状态位

1: BOR 发生

0: BOR 没有发生

Bit<0>: LVD 输出状态位 (该标志位只能读, 不能清除)

1: 检测到 LVD 事件

0: 没有 LVD 事件发生

### 3.2.48 XADTA~0xFF88/IMO\_CR (IMO 控制寄存器)

0xFF88	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
IMO_CR	EXT_SEL	ECO_SEL	FX2_SEL	RESET_CTRL	RSV	EN_BYPASS	SYSX2	IMO_EN
读/写	R/W	R/W	R/W	R/W	-	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	1



Bit<7>: 外部时钟选择位

- 1: 选择外部引脚时钟
- 0: 选择 IM0 时钟

Bit<6>: 外部晶体振荡器时钟选择位

- 1: 选择外部晶体振荡器时钟
- 0: 选择 IM0 时钟或者外部引脚时钟

Bit<5>: 2 倍主频选择位

- 1: 选择外部晶体振荡器、引脚时钟或者内部 IM0 时钟
- 0: 选择内部 IM0 的 2 分频

注: 停振保护生效时该位会自动清零。

Bit<4>: IM0 模拟电路在深睡模式下复位使能控制位

- 1: 深睡模式下 IM0 模拟电路复位
- 0: 深睡模式下 IM0 模拟电路不复位

Bit<2>: VD5 BYPASS 使能控制位

- IM0\_EN=1, EN\_BYPASS=0, 2p2v LDO enable
- IM0\_EN=1, EN\_BYPASS=1, LDO disable, vd5 bypass to out
- IM0\_EN=0, EN\_BYPASS=0, LDO disable, vd5 bypass disable
- IM0\_EN=0, EN\_BYPASS=1, LDO disable, vd5 bypass to out

Bit<1>: 系统时钟分频控制位

- 1: 选择系统时钟不分频, 只用于当系统时钟源为外部晶体振荡器时钟。
- 0: 选择系统时钟 2 分频

注: 停振保护生效时该位会自动清零。

Bit<0>: IM0 使能控制位

- 写该寄存器
- 1: 关闭 IM0
- 0: 使能 IM0
- 读该寄存器
- 1: IM0 使能
- 0: IM0 关闭

备注: 关闭 IM0 需要分两个步骤, 先写一次 IMOCR 将系统时钟源切换成外部时钟并保持 IM0 使能, 再写一次 IMOCR 将 IM0 关闭并保持外部时钟作为系统时钟。



## 3.2.49 XADTA~0xFF8D/XTAL\_CR (XTAL 控制寄存器)

0xFF8D	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
XTALCR	XTAL_EN	SCM_IE	SCM_STAT	SCM_EN	-	-	XTAL_OPT	
读/写	R/W	R/W	R/W	R/W	-	-	R/W	R/W
复位值	0	0	0	0	X	X	0	0

Bit<7>: 外部晶振振荡器使能控制位

1: 使能

0: 禁止

注: 当检测到外部晶振时钟停振后该位会硬件清零

Bit<6>: 时钟检测电路中断使能控制位

1: 使能 SCM 中断

0: 关闭 SCM 中断

Bit<5>: RTC 时钟状态标志位

读操作:

1: 外部晶振时钟停振

0: 外部晶振时钟正常

写操作:

1: 将该标志位清零

0: 该标志位写 0 无效

Bit<4>: 外部晶振时钟检测电路使能控制位

1: 使能

0: 禁止

注: 当检测到外部晶振时钟停振后该位会硬件清零

Bit<1:0>: 外部晶体振荡器配置

XTAL\_OPT[0]

1: 高驱动模式

0: 低驱动强度 (默认值)

XTAL\_OPT[1]

1: 2~16MHz 模式

0: 32.768kHz 模式 (默认值)



## 3.2.50 XADTA~0xFF8F/PT\_DIG\_TEST (数字测试总线控制寄存器)

0xFF8F	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PTDIGTEST	-	-	-	-	TDBUSSEL<3:0>			
读/写	-	-	-	-	R/W	R/W	R/W	R/W
复位值	X	X	X	X	0	0	0	0

Bit<3:0>: 数字测试总线 TDBUS 输出源选择

TDBUSSEL<3:0>				TDBUS 输出源
0	0	0	0	输出 CLK32K1
0	0	0	1	输出 CLK_FLASH
0	0	1	0	输出 FLASH_TEST
其它				保留

## 3.2.51 XADTA~0xFFA0/DISP\_CR (LCD 功能配置寄存器)

0xFFA0	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
DISPCR	-	-	-	-	-	-	VLOSEL	
读/写	-	-	-	-	-	-	R/W	R/W
复位值	X	X	X	X	X	X	0	0

Bit<1:0>: LCD 电压输出口分压电阻选择

VLOSEL<1:0>		LCD 分压电阻
0	0	关闭分压电阻
0	1	12.5K
1	0	37.5K
1	1	87.5K

## 3.2.52 XADTA~0xFFA1/DISP\_VAL (LCD 功能 COM 口开关配置寄存器)

0xFFA1	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
DISPVAL	-	-	-	COM4	COM3	COM2	COM1	COM0
读/写	-	-	-	R/W	R/W	R/W	R/W	R/W
复位值	X	X	X	0	0	0	0	0

Bit<4:0>: COM 输出选择位

1: COM 口输出 1/2VDD 开关使能



0: COM 口作为普通 I/O 口

### 3.2.53 XADTA~0xFFB0/CHKSUM\_CR (CHKSUM 控制寄存器)

0xFFB0	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
CHKSUMCR	-	-	-	-	-	-	CHKSUM_BUSY	CHKSUM_START
读/写	-	-	-	-	-	-	R/W	R/W
复位值	X	X	X	X	X	X	0	0

Bit<1>: CHKSUM 运算状态标志位

1: CHKSUM 模块正在运行

0: CHKSUM 模块没有运行

Bit<0>: CHKSUM 运算开始, 该位写 1 启动 CHKSUM 计算, 写 0 没有影响, 读始终为 0。

### 3.2.54 XADTA~0xFFB1/CHKSUMH (CHKSUM 结果寄存器高 8 位)

0xFFB1	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
CHKSUMH	CHKSUM<15:8>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: CHKSUM 运算结果高 8 位


### 3.2.55 XADTA~0xFFB2/CHKSUML (CHKSUM 结果寄存器低 8 位)

0xFFB2	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
CHKSUML	CHKSUM<7:0>							
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: CHKSUM 运算结果低 8 位

## 3.3 GPIO

### 3.3.1 结构框图




GPIO 结构图

### 3.3.2 配置 GPIO 口

每个 GPIO 的使用三个寄存器  $Px\_DMx$  进行配置模式。

以 P0 口为例，配置 P0 口需要使用 P0\_DM0、P0\_DM1 和 P0\_DM2 三个寄存器进行配置，如下图所示：



I/O 配置图



GPIO 模式的配置说明如下表所示：

Px_DM2	Px_DM1	Px_DMO	驱动模式	施密特触发器	应用说明
0	0	0	模拟高阻	关	可以用于 ADC 采样和 LCD 的 COM 驱动。此时读 DR 寄存器读到的是输入数据寄存器的值。
0	0	1	强推挽输出	开	普通的 GPIO 输出或 PWM 输出, SPI /UART 通讯。此时读 DR 寄存器读到的是输出数据寄存器的值。
0	1	0	开漏	开	双向模式或者 I2C 通讯。配置 Px 的对应 I/O 为开漏低输出, 此时数字输入使能打开, 此时读 DR 寄存器读到的是输入数据寄存器的值注 1。
1	0	0	数字高阻	开	配置 Px 的对应 I/O 为高阻输入, 此时数字输入使能打开, 此时读 DR 寄存器读到的是输入数据寄存器的值。
1	0	1	防水扫描	关	防水组合 0: P3. 1/P3. 0/P1. 1/P1. 2/P1. 3/P1. 4 防水组合 1: P1. 5/P1. 6/P1. 7/P2. 7/P2. 6/P2. 5 防水组合 2: P2. 4/P2. 3/P2. 2/P2. 1/P2. 0/P0. 7 防水组合 3: P0. 6/P0. 5/P0. 4/P0. 3/P0. 2/P0. 1/P0. 0
1	1	0	电容检测	关	触摸按键
1	1	1	CMOD 模式	关	外挂 Cmod 电容, P1. 0 配置成该模式。

注 1: Open Drain 模式下需要配合 Px\_PU 寄存器使能上拉电阻。在开漏模式下, 当 IO 口为输入时, DR 寄存器需要设置为 1。

注 2: 当 GPIO 配置成开漏低输出时, 需要配合使能内部上拉或者接外部上拉, 此时如果管脚输出低电平, 则在该管脚上会形成上拉电阻到地的通路, 会有大概 VDD/10K 的电流(比如 5V 电源供电, 则会有 500uA 电流)通过。在系统进入 deepsleep 时需要注意开漏的管脚要避免输出低电平。

注 3: 配置使能外设时, 配置 GPIO 需要遵循的顺序: PT\_AFRx->Px\_GE->Px\_DMx。(P1. 2 和 P1. 3 管脚默认是 I2C 外设, 如果需要在这两个管脚上使用其他外设需要先将 I2C 使能关闭), 当配置 P1. 1 引脚为复位功能时, 配置顺序应该 Px\_DMx->PT\_AFRx->Px\_GE。



## 3.3.3 读-修改-写 指令

从 SFR 或内部 RAM 读一个字节，修改它，并重新写回去的指令，叫做读-修改-写指令。当目标是一个 I/O 端口或一个端口位，这些指令读内部输出锁存而不是外部引脚的状态，这种指令读端口 SFR 的值，修改它并写回到 SFR 端口。所有读-修改-写的指令如下所列：

指令描述：

ANL：逻辑 与. (ANL direct, A and ANL direct, #data)

ORL：逻辑 或. (ORL direct, A and ORL direct, #data)

XRL：逻辑 异或 OR. (XRL direct, A and XRL direct, #data)

JBC：if bit = 1 转跳指令并清除. (JBC bit, rel)

CPL：位取反 (CPL bit)

INC：加一指令 (INC direct)

DEC：减一指令 (DEC direct)

DJNZ：减一不为零转跳指令 (DJNZ direct, rel)

MOV bit, C：移进位标志到位 (MOV bit, C)


CLR bit：清位 (CLR bit)

SETB bit：置位 (SETB bit)

## 3.3.4 GPIO 中断

GPIO 支持 4 种中断触发模式：上升沿、下降沿、上下沿以及低电平触发；

从图中可以看出中断的 4 种模式下的 RTL 实现的门电路，数据进入芯片后，通过三级寄存器同步后，经过一个异或门电路，得到了 3 种边沿触发的中断信号，再通过一个与门即可实现边沿触发中断；低电平实现中断触发则是在第二级寄存器同步后经过非门，再和中断选择寄存器 PT\_IC 相与，实现低电平时中断触发。四种触发模式任意一种都能产生中断标志信号。



中断触发实现框图

GPIO 中断来自引脚，可以根据寄存器配置来选择中断发生的条件。GPIO 中断可以通过 Px\_IC0/1 来选择中断触发条件。寄存器 Px\_FLAG 保存每个中断的中断标志。

注：在配置 GPIO 中断时，在 GPIO 中断使能之前，需要清除一下对应的 FLAG。

### 3.3.5 引脚复用

芯片支持数字外设功能使用不同的管脚位置，通过 PT\_AFR, PT\_AFR1 寄存器来进行设置。完整的管脚映射见第 4 章中引脚分配。

PT\_AFR 和 PT\_AFR1 寄存器可以使能部分数字外设的管脚位置，PT\_DIG\_TEST 寄存器用于数字测试总线，具体见寄存器说明；

P0\_GE, P1\_GE, P2\_GE 寄存器用来使能部分数字外设的复用管脚功能；

不允许同一个管脚同时用于多个使能的外设,例如 P05,当 I2C 和 SPI 同时使能时都需要用到 P05,那此时 SPI 和 I2C 的功能都无法正常工作。

### 3.3.6 配置流程

1. I/O 功能选择寄存器配置 (PT\_AFRx)
2. I/O 模式寄存器配置 (Px\_DM0/DM1)
3. I/O 数据寄存器配置 (Px\_DR)
4. I/O 上拉配置 (Px\_PU)
5. I/O 中断配置 (Px\_IE)

### 3.3.7 GPIO 操作实例



/\*P3\_0 设置为推挽输出, P3\_1 配置为数字输入\*/

```
P3_DM0 = 0x01;      //P3.0 Output mode, P3.1 Input mode
```

```
P3_DM1 = 0x00;
```

```
P3_DM2 = 0x02;
```

注：推挽输出一般应用于普通 IO 输出或 PWM 输出、SPI/UART 通讯

数字输入一般应用于普通 IO 输入、SPI/UART 通讯



## 3.4 CPU

处理器采用了一些体系结构上的优化，相比传统的 8051 在性能上面有了很大的提升。芯片内部的 ALU 配合内部的 ACC (0xE0)，B (0xF0)，PSW (0xD0) 寄存器可以实现各种 8 位运算操作。

CPU 具备一下特性：

- 1T 8051 CPU
- 兼容 8051 指令集
- 双 DPTR，可快速移动数据

ALU 可以进行典型操作如下：

- 基本算术运算：加法、减法、乘法、除法
- 其他算术运算：自加、自减、BCD 调整、比较
- 逻辑运算：与、或、异或、取反、移位
- 布尔比特运算：置位、清零、取反、按位判断跳转、进位操作

还有一些 8051 核内部使用的寄存器可以通过 SFR 地址访问，包括 SP、DPL0/1、DPH0/1、DPS 等。



## 3.5 中断控制器

XC8FT8463 芯片有一个增强的中断控制系统，共有 18 个中断源，中断延时为 5~8 个机器周期，每个中断源有两级中断优先级。每个中断源都有独立的中断向量、优先级设置位、中断使能位、中断标志位。


- 从 18 个中断源接收中断
- 两级中断优先级
- 每个中断有固定的中断号，中断号越小优先级越高
- 中断延时：5~8 机器周期

### 3.5.1 中断优先级

CPU 在响应中断后，进入该中断对应的中断服务程序，接到 RETI 指令后将返回中断前状态。如果同时有多个有效中断产生中断请求，CPU 将根据设置的中断优先级依次响应；如果优先级相同，则根据中断的自然优先级（中断号越小，优先级越高）依次响应。

每个中断有一个唯一的中断号。中断号越小，中断的优先级更高。同时，每个中断源都有一个优先级配置位，用户可以根据需要配置该位以提高对应中断的优先级。

中断控制系统图如下所示：



### 3.5.2 中断向量表

中断控制器支持 18 个中断源。当中断发生且中断使能之后，跳转到对应向量地址去执行 LCALL 指令来进入中断服务程序。

中断号	中断源	说明	睡眠唤醒	深睡唤醒	中断地址
0	LVD	低压检测	是	否	0003H
1	P0	GPI00 脚中断	是	是	000BH
2	P1	GPI01 脚中断	是	是	0013H
3	P2	GPI02 脚中断	是	是	001BH
4	P3	GPI03 脚中断	是	是	0023H
5	VC3	VC3 时钟有效中断	是	否	002BH
6	TIMER0	定时器 0 中断	是	否	0033H
7	TIMER1	定时器 1 中断	是	否	003BH
8	TIMER2	定时器 2 中断	是	否	0043H
9	SCM	时钟检测中断	是	否	004BH



10	ADC	ADC 转换完成中断	是	否	0053H
11	PWM	PWM 溢出中断	是	否	005BH
12	CSD	CSD 中断	是	否	0063H
13	I2C	I2C 状态中断	是	否	006BH
14	UART0	UART0 状态中断	是	否	0073H
15	UART1	UART1 状态中断	是	否	007BH
16	SPI	SPI 中断	是	否	0083H
17	WDT	看门狗中断	是	是	008BH

### 3.5.3 外部中断

在标准 8501 基础上增加了可选择任意输入口作为中断触发源的功能，外部中断可单独设置上升沿下降沿、双边沿、低电平中断。每个外部中断都可以用于休眠唤醒。

### 3.5.4 中断配置流程

1. 关闭总中断 (IE\_EA = 0)
2. 设置 INT 中断优先级 (IPx)
3. 清除 INT 中断标志位 (清除 FLAG 寄存器)
4. 设置 INT 触发模式
5. 使能 INT 中断
6. 开启总中断 (IE\_EA = 1)

### 3.5.5 外部中断操作实例



```
/*将 P0_0 设置为外部中断 0 中断输入引脚，开启外部中断函数，配置下降沿中断*/
P0_GE = 0x00;
P0_DM0 = 0x00; //P0_0 口配置数字高阻
P0_DM1 = 0x00;
P0_DM2 = 0x01;
P0_PU = 0x01; // P0_0 口配置上拉
P0_IE = 0x01; // P0_0 口配置中断使能
P0_IC0 = 0x00; // P0_0 口配置下降沿中断
P0_IC1 = 0x01;
/*P0 口中断服务函数*/
void P0_IRQHandler(void) interrupt 1
{
P0_FLAG =0xFF;
}
```

## 3.6 FLASH 控制器

### 3.6.1 FLASH 控制器概述

本芯片内部实现了一个大小为 16KB 的 FLASH 存储器，编程次数可达 1000 次。其中包含了 16K 字节(8K\*16bit)的主存储区域，用来存放程序；64 字节(32\*16bit)的 Information 区域，用来存放 FT 测试时的修调数据；128 字节(128\*8bit)的 EEPROM 区域，用于用户存储数据。FLASH 控制器用来控制 8051 访问的 FLASH 存储器的读时序和编程器通过编程接口编程 FLASH 存储器。

### 3.6.2 CHECKSUM

在 checksum 操作前将 checksum 理论值写入 FLASH 空间最后两个地址空间:0x3FFE~0x3FFF。CHKSUM 功能用于计算基于 FLASH 空间的地址 0x0000~0x3FFD（以每个地址 8 位数据计算）存储的数据计算出 16 位 checksum 值。具体计算算法为：将地址 0x0000~0x3FFD 的数据逐一累加

(checksum=checksum+Data[i], i=[0x0000:0x3FFD])。CHKSUM\_START 和 CHKSUM\_BUSY 寄存器都可





以用来查看当前 CHKSUM 的完成状态。在 checksum 操作完成后读取 CHKSUM\_SUM 寄存器的计算值与 FLASH 中存储的理论值进行对比较验。

## 3.6.3 存储器特性

### 3.6.3.1 FLASH 和 64 字节信息区存储器特性

- 编程电压：4.5~5.5V
- 16 位数据改变典型编程时间 0.3ms，16 位数据不改变最小编程时间 20us
- 85°C10 年（VDD=5V/1000T 周期后）
- 可编程 1000 次

### 3.6.3.2 EEPROM 存储器特性

- 编程电压 2.6~5.5V
- 数据改变字节典型编程时间 0.7ms，数据不变字节最小编程时间 80us；
- 85°C10 年（VDD=5V/1000T 周期后）
- 可编程 10000 次

### 3.6.3.3 EEPROM 操作步骤

EEPROM 读：

- 编写 FLASH 访问地址低 8 位（FLASH\_ADL）
- 编写 FLASH 访问地址高 8 位（FLASH\_ADH）
- 配置 FLASH 访问周期（FLASH\_CFG = 0x03）
- 配置 FLASH 编程数据大小，选择 EEPROM 区域（FLASH\_CR = 0xC4）
- 配置 FLASH 编程完成，将 FLASH\_CR 的第 0 位置 0

EEPROM 写：

- FLASH 烧写密钥（FLASH\_KEY = 0xCA）
- 配置 FLASH 编程缓存地址低 8 位（FLASH\_PBUFL）
- 配置 FLASH 编程缓存地址高 8 位（FLASH\_PBUFH）
- 编写 FLASH 访问地址低 8 位（FLASH\_ADL）
- 编写 FLASH 访问地址高 8 位（FLASH\_ADH）
- 配置 FLASH 访问周期（FLASH\_CFG = 0x03）



- 配置 FLASH 编程数据大小，使能 FLASH 时钟，选择 FLASH 用户区域，第 0 位写 1 开始编程  
(FLASH\_CR = 0xDD)
- FLASH 烧写密钥 0x00 来关闭操作 (FLASH\_KEY = 0x00)




## 3.7 时钟控制

### 3.7.1 概述

- 时钟分频，CPU 可以 1/2/4/8/16/32/64/256 分频
- 无毛刺的时钟切换
- 时钟源
  - 内部 24MHz IMO 振荡器
  - 外部晶体振荡器，可配置频率为 2~16MHz 或 32.768KHz
  - 内部 32KHz ILO 振荡器
  - 外部引脚时钟
- 复位后，CLK\_SYS 使用默认内部的 24MHz RC 振荡器分频的 6MHz 内部时钟，在程序开始运行后用户可以自行修改频率；
- 时钟安全：如果外部主时钟停振，时钟自动切换到内部主时钟。
- 可以配置主时钟输出到 GPIO

### 3.7.2 时钟结构框图





## 3.7.3 时钟信号说明

XC8FT8463 内部实现各种时钟源，增加了整个的系统的灵活性。

CLK_SYS	有三个来源，IMO 的时钟，外部引脚时钟，晶体振荡器的时钟。当使用内部 IMO (24MHz) 做主时钟时，CLK_SYS 只能配置为 IMO 的 2 分频即 12MHz。当采用晶体振荡器的做时钟时，CLK_SYS 可以配置等于晶体振荡器的时钟，即可配置为 16MHz。
CLK_SYS_X2	两倍系统时钟，当使用 IMO 的 24MHz 时钟做主时钟时，CLK_SYS_X2 可以输出 24MHz 给 PWM 和 GSD 模块使用。
VC0	可变时钟 0，和 CLK_SYS 同频
VC1	可变时钟 1，可以是 CLK_SYS 的 1-16 分频
VC2	可变时钟 2，可以是 CLK_SYS 或者 VC1 的 1-16 分频
VC3	可变时钟 3，可以是 CLK_SYS、VC0、VC1、VC2 的 1-256 分频。VC3 时钟自带一个中断，可以单独使能，每次当 VC3 的上升沿到来的时候产生一次中断，用户可用该中断来做定时器。
FCLK	自由时钟，该时钟永远都会工作。
HCLK_CORE	内核时钟，给内核及外设寄存器使用。
HCLK_MEM	存储时钟，给外设寄存器使用。该时钟在测试模式下也工作，需要在测试模式下能否访问的模块，需要连接该时钟。
HCLK_SRAM	给 SRAM 的时钟。
CLK_32K	低速时钟，时钟源来自内部 32K ILO 振荡器和晶体振荡器。

注意：VC3 还作为 FLASH 烧录时 FLASH IP 所需要的时钟，FLASH IP 要求的时钟周期范围 10~15us，典型值 12.5us，我们电路实现上使用的是 VC3 时钟的二分频。VC3 的复位默认值约为 160KHz，二分频后约 80KHz，周期约 12.5us，对应 FLASH IP 要求的典型值。所有的烧录方式包括 ICP/IAP 等，在开始烧录之前都需要确保 VC3 打开并且周期约为 160KHz，否则 FLASH 的烧录不可靠。

## 3.7.4 CLK 时钟源

### 3.7.4.1 内部时钟

- 内部主振 (IMO)

内部主振荡器是所有时钟的基本时钟。默认模式 CLK\_SYS 使用该时钟的 4 分频做时钟。

- 内部低速振荡器 (ILO)

内部低速振荡器是低功耗振荡器，不会关闭。也是睡眠定时器和看门狗定时器的时钟。

ILO 模块驱动 CLK32K 时钟在复位期间的大部分序列。这个时钟只能通过 IPOR 关闭，其他复位都不影响该时钟。内部的睡眠定时器可以提供间隔时序。


- POR 或者 RSTB 有效的时候，IMO 会关闭已节省启动功耗。
- 在 POR 或者 RSTB 有效期间或者之后，bandgap 一直工作。
- IMO 时钟在 CPU 复位释放前会保持至少一个 CLK32K 时钟周期。

### 3.7.4.2 外部引脚时钟

外部引脚时钟可以用来替换 IMO 的时钟。P1.5 是外部的时钟输入引脚，当 P1.5 做外部时钟时，需要配置其工作模式为高阻数字输入模式。外部时钟频率范围是 2-16MHz，复位后外部时钟没有被选中。切换至外部时钟要注意先有外部时钟输入，再将时钟切换至外部引脚时钟。

### 3.7.4.3 外部晶体振荡器

外部晶体振荡器通过 OSC1 和 OSC0 与外部引脚连接，可以外接 2~16M/32.768kHz 时钟晶体谐振器/陶瓷谐振器。OSC1 和 OSC0 也是普通的 GPIO，当用作外部晶体振荡器时，需要配置这两个引脚的模式为高阻模拟输入模式。



晶体振荡器

2~16M 时钟晶体谐振器/陶瓷谐振器通过 OSC1/OSCO 引入芯片内部，具体 C1/C2 负载电容选择需要参考所选择的谐振器的参数。通过配置 IMO\_CR 寄存器可以将外部谐振器作为系统时钟的时钟源。

SCM 晶振时钟检测模块用来监测晶振时钟是否停振。当使用晶振时钟时可以使能 SCM 模块，当 SCM 检测到外部晶振时钟停振时会自动切换到内部 IMO 的四分频，即 FX2\_SEL=0 和 SYSX2=0 的情况，同时上报中断。芯片复位后才可恢复时钟选择状态。SCM 使能后不能关闭 IMO，否则检测功能会失效。

### 3.7.5 时钟切换

芯片由外部晶体振荡器 16MHz 切换到内部 24MHz 的二分频时钟需要注意按照以下步骤进行：


1. 切换前要先将 IMO\_CR 的 SYSX2 配置为 0，选择系统时钟二分频；
2. 延时 4 个系统时钟周期；
3. 配置 EXT\_SEL=0，ECO\_SEL=0，FX2\_SEL=1，选择 24MHz 时钟分频输出；

## 3.8 复位

复位来源于以下几个部分：

- 引脚复位，可通过配置 I/O 为复位脚
- 看门狗复位
- 上电复位
- 欠压复位，5 档可配（LVR）
- 软复位


复位系统结构图如下所示：



### 3.8.1 上电复位

系统上电呈现逐渐上升的曲线形式，需要一定的时间才能达到正常的工作电压。上电复位（POR）在电源电压低于判断电压的时候触发，当电源电压大于触发点的时候 POR 释放。上电复位电路能够保证芯片在上电过程中处于复位状态，芯片上电后能够从一个已知的稳定状态开始运行。


芯片上电过程图如下



## 3.8.2 外部引脚复位

外部引脚复位 (RSTB) 通过把引脚拉低触发。GPIO 内部有上拉电阻, 如需要使用引脚复位可以将内部上拉打开。

在引脚复位期间, IM0 会关闭。一旦 RSTB 释放, IM0 开始工作。外部引脚复位配置寄存器复位状态位如图所示。



引脚复位时序

复位引脚功能初始化程序如下:

```
PT_AFR1 |= 0x01; //使能复位管脚
P1_GE  |= 0x02;
//开启 IO 复位功能
P1_DM0 |= 0x00; //P1.1 复位引脚 低电平有效, 设置数字高阻模式
P1_DM1 |= 0x00;
P1_DM2 |= 0x02;
P1_PU  |= 0x02; //开启上拉
```

## 3.8.3 看门狗定时器复位

特性：

- 16 位睡眠定时器，可用作定时中断
- 2 位看门狗定时器，计数到 3 后溢出
- 看门狗定时器计数时间可以配置为 4/8/16/32/256/512/1024/2048ms
- 看门狗定时器计数时间也可自由配置
- 看门狗定时器有单独中断，可用于单独定时

操作说明：

对睡眠定时器或者看门狗定时器的操作应遵循以下操作顺序：

1. 配置 SLPTIM\_CR 的 SLEEPDIS 位为 1，关闭睡眠定时器和看门狗定时器的时钟；
2. 进行睡眠定时器和看门狗定时器的时钟选择或者配置寄存器 SLPTIM\_PRD\_L、SLPTIM\_PRD\_H 和 SLPTIM\_CR；
3. 写寄存器 SLPTIM\_GLR 值 0x38，清除睡眠定时器和看门狗定时器；
4. 配置 SLPTIM\_CR 的 SLEEPDIS 位为 0，使能睡眠定时器和看门狗定时器的时钟；

注意：在执行完上述操作后芯片不能立即进入睡眠模式，需要等待  $125\mu\text{s} + 4 * \text{HCLK\_MEM}$  周期后方可进入睡眠模式。

看门狗复位：

用户可以通过写 SLPTIM\_CR 的 WDT\_EN 位使能看门狗定时器，除非发生的了 POR 复位和引脚复位。


注意看门狗复位不会清除看门狗定时器。看门狗复位发生的时候，以下特性是特有的：

- 设备复位信号保持 1 周期 32K 时钟周期；
- IMO 在看门狗复位期间不关闭；
- CPU 在内部复位释放后重新开始工作。

看门狗定时器负责监控处理器执行指令的情况，通过合适的配置，如果看门狗定时器在特定时间内未被刷新，则可以产生复位信号，防止程序跑飞。看门狗定时器默认是关闭的，用户可通过写 SLPTIM\_CR 的 WDT\_EN 位使能看门狗定时器

看门狗复位配置寄存器复位状态位如图所示。





看门狗复位时序

### 3.8.4 软复位

XC8FT8463 芯片可以在程序控制下执行软复位。通过对 SCR\_CFG 寄存器的 RSTREQ 位写 1，CPU 可以发出复位指令。软件复位后，程序将从 BOOT 配置指向的位置开始运行。

## 3.9 省电模式

### 3.9.1 概述


- SLEEP 模式：睡眠模式。CPU 停止工作，外设可以继续工作。可以通过外设中断或者外部引脚中断唤醒或复位唤醒。
- DEEPSLEEP 模式：深度睡眠模式。CPU 停止工作，CPU 和外设时钟都停止。只有 32KHz 时钟工作。
- 这两种模式下程序都停止运行。

外设	睡眠模式	深度睡眠模式
CPU	停止	停止
RAM	保持	保持
睡眠定时器	运行	运行
看门狗	运行	运行
定时器 0~3	运行	停止
ADC	运行	停止
SPI	运行	停止
比较器	运行	停止
UART	运行	停止
I2C	运行	停止

内部 24MHz 振荡器	运行	停止
内部 32KHz 振荡器	运行	运行
I/O 口	保持	保持
其他外设	运行	停止
唤醒条件	引脚复位、看门狗复位，所有中断	引脚复位，看门狗复位，引脚中断，睡眠定时器中断

## 3.9.2 睡眠模式

写 SCR 寄存器 SLEEP=1 且 SLEEPDEEP=0 进入到睡眠模式。该模式下，内部 24MHz 晶振保持工作。同时继续给外设提供时钟，但是 CPU 时钟停止。该模式可以通过复位和中断唤醒。如果使用复位唤醒，那么整个系统会复位而初始化。



睡眠模式睡眠和唤醒时序图


## 3.9.3 深度睡眠模式

深度睡眠模式通过写 SCR 的 SLEEP=1 且 SLEEPDEEP=1 进入。该模式下，24MHz 主振荡器停止工作，32KHz 低功耗振荡器继续工作。系统时钟和外设时钟停止，但是睡眠定时器和看门狗继续工作。

注意：如果使用的外部晶体振荡器做主时钟，当进入深度睡眠模式后外部晶体振荡器不会自动关闭，需要先切换到内部主振（IM0）后再进入深度睡眠模式。

### 3.9.3.1 深度睡眠模式唤醒

深度睡眠模式可以通过复位和中断唤醒。复位重新初始化所有的控制寄存器，所以重新工作。振荡器的重新工作需要一定时间的延时。下面的图描述了深度睡眠唤醒的时序。



深度睡眠唤醒时序

## 3.10 TIMER

本产品包含 3 个 16 位 Timer (Timer0/1/2)，每一个 Timer 都可以工作为定时器（以 VC0 (12Mhz) 作为工作时钟 clk）或计数器（以外部管脚的输入脉冲）。当使用 TIMER 作为计数器时，因需检测外部信号脉冲的上升沿，所以外部管脚的输入脉冲的频率最高为模块工作频率 VC0 的 2 分频。

### 3.10.1 Timer0 与 Timer1

Timer0 可配置为 4 种工作模式，Timer1 可配置为 3 种工作模式，通过配置 TMOD 寄存器实现：

- 13 位定时器/计数器（模式 0）
- 16 位定时器/计数器（模式 1）
- 8 位自动重载定时器/计数器（模式 2）
- 2 个 8 位定时器/计数器（模式 3，仅 Timer0）


#### 3.10.1.1 模式 0：13 位定时器/计数器

模式 0 的工作示意图如模式 1 图所示。Timer0 与 Timer1 都能实现该模式。在该模式下，Timer 被配置为 13 位的计数器/定时器，使用的是 TL 的低 5 位与 TH 的 8 位组成 13 位。TIMER\_MOD 寄存器的 C/T 位用来选择 Timer 的计数来源，当 Timer 计数至 1FFFh 时会产生溢出事件，将 TIMER\_CON 寄存器的 TF 位置 1，如若中断使能有效，则会上报溢出中断至 CPU。

TR0/1 置 1 将打开定时器，但是不会复位定时器，定时器寄存器将会从上次 TR0/1 清 0 的值开始计数。所以，在启动定时器工作前，应设定定时器寄存器的初始值。

#### 3.10.1.2 模式 1：16 位定时器/计数器


模式 1 的工作示意图如下图所示。Timer0 与 Timer1 都能实现该模式，除了 TL 位使用了全部 8 位外，该模式的工作方式与模式 0 相同。



Timer 0/1 – Modes 0 and 1

## 3.10.1.3 模式 2：8 位自动重载定时器/计数器


模式 2 的工作示意图如下图所示，Timer0 与 Timer1 都能实现该模式。在模式 2 中，TL 用于存放 Timer 计数值，TH 用于存放重载值，当 TL 发生溢出时，硬件会将 TH 中的值自动装载值 TL 中。除了自动重载功能外，其他工作方式与模式 0/1 相同。



Timer 0/1 – Mode 2

## 3.10.1.4 模式 3：2 个 8 位定时器/计数器（仅 Timer0）

模式 3 的工作示意图如下图所示，仅 Timer0 能实现该模式。当 Timer0 处于模式 3 时，Timer1 将会停止计数并保持当前的计数值。Timer0 的 TL 和 TH 相互独立，TL 可工作为定时器或计时器，TH 只能工作为定时器（无法通过外部引脚触发工作）。在此模式下，Timer1 的使能位（T1\_EN）、溢出标志位（T1\_TF）以及中断事件都服务于 Timer0 的 TH。



Timer 0 – Mode 3

GPIO 端口作为通用 PWM 输出端口在刹车控制异常事件发生时，各端口状态可以变为输出低电平或输出高电平（由 PWM\_CON 寄存器对应的 BRAKE\_DM5~0 配置决定）。



## 3.10.2 Timer2

Timer2 为 16 位的定时器/计数器，具有 2 种触发中断的方式（T2\_IE 为 1）：Timer2 的溢出事件以及外部引脚 T2EX 的下降沿事件（EXEN2 为 1）。外部引脚输入脉冲频率不得大于 Timer 工作时钟的 1/2。Timer2 通过系统时钟或外部引脚 T2EX 的下降沿触发可实现以下功能：

- 16 位带捕获功能的定时器/计数器
- 16 位自动重载的定时器/计数器
- 波特率生成器

### 3.10.2.1 16 位带捕获功能的定时器/计数器

通过配置 TIMER2\_CON 的 CP/RL 位以及 EXEN2 位为 1 使得 Timer2 进入该模式。当外部引脚 T2EX 出现下降沿时，将会触发 Timer2 的捕获功能，硬件将此时的 Timer 值存储在 TIMER2\_CAPL 和 TIMER2\_CAPH 中。

TR2 置 1 将打开定时器，但是不会复位定时器，定时器寄存器将会从上次 TR2 清 0 的值开始计数。所以，在启动定时器工作前，应设定定时器寄存器的初始值。

### 3.10.2.2 16 位自动重载的定时器/计数器

通过配置 TIMER2\_CON 的 CP/RL 位为 0 使得 Timer2 进入该模式。在该模式下，Timer2 的溢出事件以及外部引脚 T2EX 出现下降沿时（EXEN2 位为 1）将会触发 Timer2 将 TIMER2\_CAPL 和 TIMER2\_CAPH 的值装载至 Timer2 中。

### 3.10.2.3 波特率生成器

Timer1 可作为串口 0 和串口 1 的波特率生成器，Timer2 仅能作为串口 0 的波特率生成器。选中 T2CON 寄存器中的 TCLK 或 RCLK 即可使得 Timer2 进入波特率生成模式，为串口 0 提供对应波特率。同时若使用 Timer1 作为波特率生成器时，需将 Timer1 配置为模式 2:8 位自动重载定时器/计数器（尽管其他模式可用），因为模式 2 的溢出后自动重载重新计数而无需连续软件介入的特征，很适合作为波特率发生器。Timer1 将溢出标识位 TF1 的内部置位信号输出供串口 0/1 作为波特率使用。

Timer2 在波特率生成器模式下计数溢出时不会置位溢出标志位 TF2，而会产生溢出信号作为移位时钟供串口使用。此模式下，若 EXEN2 位被置 1，在 t2ex 引脚上的下降沿会置位 EXF2 位，产生中断，但不会引起重载。此模式下的计数时钟为系统时钟二分频  $clk/2$ 。若要使用外部时钟源，则可置位 C/T2 为 1 并将想要使用的外部时钟源接到 t2 引脚。



## 3.10.3 TIM 配置流程

1. 关闭总中断 (IE\_EA = 0)
2. 设置 TIMER 中断优先级 (IP)
3. 清除 TIMER 中断标志位 (TCON)
4. 设置 TIMER 定时模式 (TMOD)
5. 设置 TIMER 定时初值 (TL1, TH1)
6. 使能 TIMER 中断 (TCON)
7. 开启 TIMER 定时器
8. 开启总中断 (IE\_EA = 1)

## 3.10.4 TIMER 操作实例

```
/*配置定时器 0 定时 1ms 进入中断*/
CKCON = 0x00; //CLK/12 工作时钟 clk 的 12 分频 (SYS_CLK 需配置为 12MHz)
TMOD = 0x01; //工作模式选择 16 位定时器/计数器
TL0 = (65536 - 1000)%256; //溢出时间: 时钟为 Fsys, 则 1000*(1/Fsys) =1ms;
TH0 = (65536 - 1000)/256;
TCON = 0x11; //使能溢出中断, 开启定时器
IE_EA = 1; //开启总中断
/*定时器 0 中断函数*/
void TIMER0_IRQ() interrupt 6
{
TCON |= 0x20; //清溢出标志位
TL0 = (65536 - 1000)%256; //溢出时间: 时钟为 Fsys, 则 1000*(1/Fsys) =1ms;
TH0 = (65536 - 1000)/256;
}
```



## 3. 10. 5 RTC

### 3. 10. 5. 1 RTC 描述

RTC 指外部低速时钟，常使用 32. 768k 晶振或使用信号发生器产生一个 32k 的正弦波进行起振，为了保证时钟的稳定性，建议在引脚两段各添加一个 10pF 的电容。

### 3. 10. 5. 2 RTC 使用步骤

RTC 的典型操作如下：

- SLPTIM\_CR 寄存器的第 4 位置 1：32K 时钟使用 XTAL 晶振输入
- XTAL\_CR 寄存器的第 7 位置 1：使用外部晶振振荡器
- XTAL\_CR 寄存器的第 [1:0] 位配置为 [0:0]：外部晶体振荡器配置为地区冬强度，32. 768kHz 模式



## 3.11 PWM


### 3.11.1 概述

芯片内部提供了一个独立的计数器，可以支持 6 路的 PWM 输出：PWM0~5，该计数器具有以下特性：

- 10 位 PWM 精度；
- 输出可设置正反向；
- 具有 2 种工作模式
- 独立模式：PWM0~5 周期相同，但每一路 PWM 输出波形的占空比可单独设置；
- 互补模式：可同时输出三组互补、带死区的 PWM 波形；
- 提供 1 个 PWM 溢出中断和 1 个刹车中断；
- 支持刹车功能，刹车输入包括：ADC 输出，外部引脚 BKIN 输入

#### 3.11.1.1 工作波形

下图是以 PWM0 和 PWM3 在互补模式下的死区时间调整波形图，为了便于区分，PWM3 已取反。



#### 3.11.2 功能说明

PWM 模块以 CLK\_SYS\_X2 作为模块工作时钟 clk。



本产品的 PWM 通过配置 PWM\_PRD[9:0] 来控制六路 PWM 的计数周期, 当计数器计至终点时会将溢出标志位置 1, 如若开启 PWM\_IE 则会上报 PWM 溢出中断。通过配置 PWM\_DUTY\_x[9:0] 可以配置每路 PWM 的输出占空比。

外设提供独立模式和互补模式 2 种工作模式, 可通过配置 PWM\_CR2 的第 6 位 (PWM\_MODE) 来切换。在独立模式下, 使用本外设可用上述配置方法操作, 在互补模式下, 按 PWM0/3, PWM1/4, PWM2/5 分为 3 组, 每组互补输出的占空比分别由寄存器 PWM\_DUTY\_0~2 进行控制, 并可通过寄存器 PWM\_DF 设定死区时间。

在使用本 PWM 时, 建议先配置好所需的 PWM 功能最后再使能 PWM\_EN, 在计数器工作过程中对 PWM 的周期、占空比、死区进行配置的话, 配置值会在下一个计数周期生效。

本产品 PWM 功能可以对端口的输出状态进行保护控制。共有 2 类端口输入无效事件 (来自 ADC 或外部 BKIN), 每个接口上选通的异常状况事件可从刹车控制设定 (PWM\_CON 寄存器决定刹车使能和刹车事件来源), 当这些接口上监测到异常状况时, 可以实现对通用 PWM 输出的控制。若开启 PWM 刹车控制中断使能则会在刹车事件产生时触发中断。

对于外部异步刹车输入源 BKIN, 有供配置的输入信号滤波功能, 若使能滤波功能, 则连续 3 个模块工作时钟 clk 周期采集的 BKIN 状态保持稳定则取其信号状态, 否则对其状态跳变进行滤波, 不取其状态变化。

GPIO 端口作为通用 PWM 输出端口在刹车控制异常事件发生时, 各端口状态可以变为输出低电平或输出高电平 (由 PWM\_CON 寄存器对应的 BRAKE\_DM5~0 配置决定)。

### 3.11.3 PWM 配置流程

1. 设置 IO 复用 PWM 功能 (Px\_GE, IO 同时配置为推挽输出)
2. 设置 PWM 输出频率 (PWM\_CFG, PWM\_PRD)
3. 设置 PWM 输出占空比 (PWM\_DUTY\_0, PWM\_CR1)
4. 设置 PWM 工作模式 (PWM\_CR2)
5. 使能 PWM 输出 (PWM\_CON)

### 3.11.4 PWM 操作实例



```
/*配置 PWM0 工作独立模式，输出频率为 4K 的方波*/  
P0_DM0 = 0x01; // PWM0 P0.0 配置推挽输出  
P0_DM1 = 0x00;  
P0_DM2 = 0x00;  
P0_GE = 0x01;  
PWM_CFG = 0xC0; //时钟 CLK/32，输出不反向(系统时钟配置为 12MHz)  
PWM_PRD = 0x2E; //六路 PWM 共用的周期配置值高 8 位  
PWM_DUTY_0 = 0x17; //PWM0 输出占空比配置的高 8 位  
PWM_CR1 = 0x00; //PWM0 输出占空比配置第 2 位为 0  
PWM_CR2 = 0x80; //独立模式  
PWM_BRAKE = 0x08; //PWM 主输出使能  
PWM_CON |= 0x80; //使能 PWM 外设
```



## 3.12 LCD

### 说明：

- (1) 可配置 P0.0~P0.4 输出 1/2 VDD 电压
- (2) 分压电阻可选择关闭/12.5K/37.5K/87.5K

### 使用：

软件 LCD 支持软件控制 COM 口，可以输出 1/2VDD 电压。支持三种分压电阻。

在使用软件 LCD 时，需要先配置 DISP\_CR 来使能 LCD 并选择对应分压电阻，然后配置 DISP\_VAL 来显示内容。

注意：当 GPIO 做 COM 口时必须配置为高阻模拟输入模式。

### 3.12.1 LCD 配置流程

1. 将要用到的 COM 口设为推挽输出 (Px\_DMx)
2. 开启 COM 口输出功能
3. 设置内部分压电阻 (DISP\_CR)
4. COM 口输出控制




## 3.13 ADC

### 3.13.1 概述

芯片内部集成了一个 12 位高精度，高转换速率的逐次逼近型模数转换器 (SAR ADC) 模块。具有以下特性：


- 12 位转换精度；
- 高达 180K SPS 的转换速度；
- 支持 10 路外部输入通道，1 路片内电压输入通道；
- 支持 4 路可选的参考电压源；
- ADC 的电压输入范围：0~Vref；
- 软件可配置 ADC 的采样/转换时钟频率；
- 软件可配置 ADC 的采样时间；
- 可以配置 PWM 输出或管脚边沿触发采样；
- 提供 ADC 转换结果比较器，比较结果可用于触发 PWM 故障刹车

### 3.13.2 结构框图



ADC 结构框图

### 3.13.3 ADC 转换时序



ADC 时序图

### 3.13.4 ADC 配置流程

1. 关闭总中断 ( $IE\_EA=0$ )
2. 设置 ADC 中断优先级 (IP)
3. 清除 ADC 中断标志位 (ADC\_GRO)
4. 设置 ADC 转换参数 (ADC\_CRx)
5. 选择 ADC 扫描通道 (ADC\_CHSEL)
6. 使能 ADC 中断 (ADC\_GRO)
7. 使能总中断 ( $IE\_EA=1$ )

### 3.13.5 ADC 操作实例



```

/*配置模拟输入通道 0 (P2.2) , 系统时钟 8 分频*/
P2_DM0 = 0x00;
P2_DM1 = 0x00;
P2_DM2 = 0x00;
ADC_CHSEL = 0x00; //通道 0 P2.2
ADC_CR0 = 0x81; //ADC 时钟选择--系统时钟 8 分频, 软件触发 ADC 采样
ADC_CR1 = 0x02; //4 个 ADC 周期
ADC_CR2 = 0x03; //选择内部 BG 电压 2.4V
ADC_CR0 |= 0x10; //清除 ADC 中断标志
ADC_CR0 |= 0x08; //使能 ADC 中断
ADC_CR0 |= 0x20; //开始 ADC 转换
void ADC_IRQHandler() interrupt 10
{
ADC_CR0 |= 0x10; //清除采样完成标志, 写 1 清 0
ADC_CR0 |= 0x20; //开始 ADC 转换
}

```

## 3.14 UART0/1

### 3.14.1 概述

串口通信模块提供 2 个可选择的串口。串口 0 与标准的 8051 串口功能一致。Timer2 仅供串口 0 使用。串口 1 除不可以使用 Timer2 作为波特率发生器之外与串口 0 一致。

每个串口都可以工作在以下所示 3 种模式之一：

模式	同步/异步	波特率时钟	数据位	起始/停止位	第 9 bit 位功能
0	同步	clk 或 clk/12	8	无	无
1	异步	Timer1 或 Timer2(1)	8	1 起始, 1 停止	无
3	异步	Timer1	9	1 起始, 1 停止	0, 1, 奇偶校验

- 每个串口都可以工作在同步或异步模式。
- 在同步模式下，串口通信模块生成串口时钟，串口工作在半双工模式。
- 在异步模式下，串口工作在全双工模式。



- 在所有模式下，串口通信模块的缓存从保持寄存器中接收数据，以使 UART 能够在软件读取完上一个数据值前就接收即将到来的下一个数据帧。
- 支持异步半双工模式，通过配置 GPIO 寄存器使用。
- 本模块选取 VCO 为模块工作时钟 clk。

## 3.14.2 功能描述

### 3.14.2.1 模式 0

串口模式 0 提供同步半双工串行通信。对于串口 0 而言，串行数据由 rxd0\_out 发送，由 rxd0\_in 接收，txd0 提供数据发送和接收时的移位时钟。对于串口 1 而言，相关引脚信号为 rxd1\_out, rxd1\_in 和 txd1。

串口模式 0 下的波特率为 clk/12 或 clk 之一，取决于 SM2\_0 位的状态（对于串口 1 则对应 SM2\_1 位状态）。当 SM2\_0 为 0，波特率为 clk/12，当 SM2\_0 为 1，波特率为 clk。

模式 0 下与标准 8051 操作一致。在通过 SFR 总线向 SBUF0（或 SBUF1）写入指令时开始数据发送。UART 将数据以选定波特率移位输出，低位在前，直至 8bit 数据全部移位发送范围。

模式 0 下数据接收在相关的 SCON SFR 寄存器的 REN\_0（或 REN\_1）位置位且 RI\_0（或 RI\_1）位被清除时开始。移位时钟激活，UART 在每个移位时钟的上升沿将数据进行移位操作，直至 8bit 数据全部接收完成。在 8bit 数据全部移位接收完成后的一个机器周期，RI\_0（或 RI\_1）位置位，数据接收操作在软件清零 RI 位后结束。

### 3.14.2.2 模式 1

模式 1 提供标准异步全双工通信，共使用 10 bit 位：1 个起始位，8 个数据位和 1 个停止位。在接收操作时，停止位缓存在 RB8\_0（或 RB8\_1）。数据接收和发送都是低位在前。

#### 1. 模式 1 波特率

模式 1 下的波特率发生是 Timer 定时器溢出的功能之一。串口 0 可以使用 Timer1 或者 Timer2 产生波特率。串口 1 仅能使用 Timer1。两个串口可以在都使用 Timer1 产生波特率时工作在相同波特率，或者在串口 0 使用 Timer2 和串口 1 使用 Timer1 时工作在不同的波特率。

每次 Timer 定时器累计到其最大值（Timer1: FFh, Timer2: FFFFh）时，会发送 1 个时钟至波特率生成电路。该时钟被 16 分频后用来产生波特率。





使用 Timer1 时,通过 SMOD0(或 SMOD1)位可选择是否将 Timer 的翻转率除 2。因此,在使用 Timer1 时,波特率由以下表达式表示:

$$\text{Baud Rate} = \frac{2^{\text{SMODx}}}{32} \times \text{Timer 1 Overflow}$$

其中 SMOD0 和 SMOD1 是 SFR 寄存器 PCON 的控制位。

在使用 Timer2 时,波特率由以下表达式表示:

$$\text{Baud Rate} = \frac{\text{Timer 2 Overflow}}{16}$$

在使用 Timer1 作为波特率发生器时,尽管所有计数器模式都可用,最好还是使用 Timer1 的模式 2 (8 bit 自动重载)。Timer1 的重载数值缓存在 TH1 寄存器中,使得 Timer1 可表示为如下完整的表达式:

$$\text{Baud Rate} = \frac{2^{\text{SMODx}}}{32} \times \frac{\text{clk}}{12 \times (256 - \text{TH1})}$$

上式分母中的参数“12”可通过设置 SFR 寄存器 CKCON 中的 T1M 位修改为“1”。在已知波特率时(当 T1M 位为 0),可通过如下公式计算获得 TH1 值:


$$\text{TH1} = 256 - \frac{2^{\text{SMODx}} \times \text{clk}}{384 \times \text{Baud Rate}}$$

可以通过使能 Timer1 中断,配置 Timer1 为模式 1,使用 Timer1 中断来初始化一个 16 位软件重载的方式,由 Timer1 产生一个非常低速的串口波特率。

将 Timer2 配置为自动重载模式,并且设置 T2CON SFR 寄存器中的 TCLK 和 RCLK 位为 1,即可使用 Timer2 作为波特率发生器。TCLK 选择 Timer2 作为发送器的波特率产生器;RCLK 选择 Timer2 作为接收器的波特率发生器。Timer2 的 16 位自动重载值缓存在 RCAP2L 和 RCAP2H SFR 寄存器中,使得 Timer2 波特率的公式可表示如下:

$$\text{Baud Rate} = \frac{\text{clk}}{32 \times (65536 - \text{RCAP2H,RCAP2L})}$$

式中的 RCAP2H, RCAP2L 为 RCAP2H 和 RCAP2L 组成的 16 位无符号数。式中的“32”为时钟信号 2 分频和 Timer2 溢出的 16 分频的结果。设置 TCLK 或 RCLK 为 1 将自动造成如下图所示的时钟信号 2 分频,与 CKCON SFR 寄存器中的 T2M 位所确定的 1 或 12 分频作用一样。



可通过下式获得已知波特率下的 RCAP2H 和 RCAP2L 值：

$$RCAP2H, RCAP2L = 65536 - \frac{clk}{32 \times \text{Baud Rate}}$$

当 RCLK 或 TCLK 任一置位，则 TF2 标识位不会在 Timer2 翻转时置位，并且外部引脚 t2ex 重载触发被禁用。

## 2. 模式 1 发送


在模式 1 下，UART 在软件写 SBUF0（或 SBUF1）寄存器后的第一个 16 份计数器翻转后开始数据发送。UART 根据以下顺序在 txd0（或 txd1）引脚发送数据：起始位，8 位数据位（低位在前），停止位。TI\_0（或 TI\_1）位在停止位发送完成后的 1 个时钟周期后被置位。

### 模式 1 接收

REN\_0（或 REN\_1）位使能后，接收过程将在检测到 rxd0\_in（或 rxd1\_in）引脚上的起始位下降沿开始。为达到这个目的，rxd0\_in（或 rxd1\_in）在任何波特率下都会将每个 bit 位进行 16 次采样。当检测到起始位下降沿时，用来产生接收时钟的 16 份计数器将被复位以使得计数器的翻转与 bit 位的边界对齐一致。

噪声抑制：串口会根据每个 bit 位接收时间段中间三个连续采样，以多数决定法来创建每个接收 bit 位的具体缓存值。这对起始位而言是最正确有效的。如果 rxd0\_in（或 rxd1\_in）引脚上的下降沿无法通过三个连续采样（低电平）的多数决定法判断确认，则该串口的接收过程将停止并等待对应引脚上的下一个下降沿。

采样判断时序图示例如下：



在停止位接收过程中，串口将检查以下条件：

RI\_0 (或 RI\_1) = 0

若 SM2\_0 (或 SM2\_1) = 1, 停止位状态为 1

(若 SM2\_0 (或 SM2\_1) = 0, 停止位状态无关)

如果上述条件满足，串口将接收的数据字节写入 SBUF0 (或 SBUF1) 寄存器，将停止位状态装载到 RB8\_0 (或 RB8\_1)，并置位 RI\_0 (或 RI\_1) 位。如果上述条件不满足，接收的数据将被丢弃，SBUF 寄存器和 RB8 位将不被装载写入，RI 比特位也将不被置位。

在停止位接收过程中间过后，串口等待 `rx_d0_in` 或 `rx_d1_in` 引脚的下一个高电平到低电平的状态跳转。

当 Timer1 和 Timer2 工作在 `clk/12` 频率时钟 (默认) 下时，模式 1 功能操作上和标准 8051 一致。



## 3.14.2.3 模式 3

模式 3 提供异步全双工通信，使用共计 11 个 bit 位：

- 1bit 起始位
- 8bit 数据位
- 1bit 可编程第 9 位
- 1bit 停止位

模式 3 的波特率产生与模式 1 一致。当 Timer1 和 Timer2 使用 clk/12 频率（默认）作为工作时钟时，模式 3 的功能操作与标准 8051 一致。

对于数据发送，第 9 位由 TB8\_0（或 TB8\_1）位的值决定。

当使用第 9 位作为数据位时，由软件向该位写入第 9 位数据。

当使用第 9 位作奇偶校验位时，可先将待发送数据写入 ACC 寄存器，此时 PSW 寄存器的 P 位即为 ACC 寄存器数据的偶校验位结果。可根据 P 位偶校验结果和约定奇/偶校验模式，决定最终写入 SCON 寄存器 TB8\_0（或 TB8\_1）位的校验结果，随后再将待发送数据写入 SBUF0/1 中进行发送。

## 3.14.2.4 多处理器通信

部分支持多处理器通信模式：在模式 3 下，当 SCON SFR 寄存器中的 SM2 位被置位时（串口 0：SM2\_0，串口 1：SM2\_1），多处理器通信特征被使能。在多处理器通信模式下，第 9bit 位在接收后被缓存在 RB8\_0（或 RB8\_1）位，并且在停止位被接收完成后，仅在 RB8\_0（或 RB8\_1）=1 时激活串口中断。

一个典型的多处理器通信特征的用例就是当一个主机想要发送一段数据给几个从机其中之一。主机首先发送一个地址字节用以识别目标从机。当发送地址字节时，主机将第 9bit 位置位为 1；在发送数据字节时，第 9bit 位为 0。

当 SM2\_0（或 SM2\_1）=1 时，不会有从机被其接收的数据字节产生中断。然而，地址字节会中断所有从机以使每个从机能够检测其接收到的地址字节以判定其是否为被选中的地址。软件需要在中断服务程序器件完成地址解码操作。目标地址对应的从机清零其 SM2\_0（或 SM2\_1）位并准备接收即将到来的数据字节。非目标地址对应的从机保持 SM2\_0（或 SM2\_1）置位并且忽略即将到来的数据字节。本产品多处理器通信模式下不支持硬件从机地址自动匹配。

## 3.14.3 UART 配置流程

1. 关闭总中断（IE\_EA=0）
2. 设置 UART 中断优先级（IPx）



3. 清除 UART 中断标志位 (SCON0)
4. 设置 UART 通讯 IO 属性 (PT\_AFRx, Px\_DMx)
5. 设置 UART 主从模式 (SCON0)
6. 设置 UART 波特率等配置 (CKCON, T2CON, TMOD)
7. 使能 UART 中断 (PCON)
8. 使能总中断 (IE\_EA=1)

## 3.14.4 UART 操作实例



```
/*UART0 波特率 9600, 时钟源 TIMER1, 接收模式*/
PT_AFR = 0x01; //UART0 管脚位置使能
PT_AFR1 = 0x00; //Tx=P1. 3, Rx=P1. 2
P1_GE = 0x0C;
P1_DM0 = 0x08; // P1. 3 Output mode, P1. 2 Input mode
P1_DM1 = 0x00;
P1_DM2 = 0x04;
P1_PU = 0x00;
CKCON = 0x10; //TIMER1 时钟来源为 clk=12M
TMOD = 0x20; //TIMER1 模式 8 位自动重载计数器
SCON0 = 0x50; //UART0 模式 1 异步全双工 接收使能 Clear Uart0 State Register
PCON = 0x02; //打开串口中断使能, 关闭波特率倍增使能
TL1 = 217;
TH1 = 217; //12M 9600
TCON |= 0x40; //启动 Timer1
IE_EA = 1; //开启总中断
/*中断处理函数*/
void Uart_Interrupt() interrupt 14
{
if((SCON0 & 0x02) == 0x02) //发送完成
{
SCON0 &= 0xFD;
}
else if((SCON0 & 0x01) == 0x01) //接收完成
{
/*存储接收到的数据*/
.....
SCON0 &= 0xFE;
}
}
```



## 3.15 SPI

### SPI 特性:

- 最大发送速率: 8Mbit/s
- 最大接收速率: 8Mbit/s
- 全双工;
- 支持主机模式和从机模式;
- 支持可编程的同步时钟极性和相位控制;
- 支持数据传输高位优先和低位优先;
- 4 级发送和 4 级接收 FIFO;
- 主机传输速率为 (SPI 工作时钟/2);
- 支持独立中断;
- 支持 RZ 码调制功能。

### 3.15.1 操作说明

#### 3.15.1.1 SPI 主机

1. 配置 GPIO 为 SPI 模式;
2. 配置 SCK 时钟分频以及 SPI\_CLK\_CR 用于配置 SPI 输出时钟的频率;
3. 配置 SPI\_DR 寄存器准备用于发送的数据;
4. 配置 SPI\_ICR 寄存器用于选择中断上报事件;
5. 配置 SPI\_CR 寄存器用于配置 SPI 主机模式;
6. 配置 SPI\_CR 寄存器使能 SPI 外设。

#### 3.15.1.2 SPI 从机

1. 配置 GPIO 为 SPI 模式;
2. 配置 SPI\_DR 寄存器准备用于发送的数据;
3. 配置 SPI\_ICR 寄存器用于选择中断上报事件;
4. 配置 SPI\_CR 寄存器用于配置 SPI 从机模式;
5. 配置 SPI\_CR 寄存器使能 SPI 外设。

注意事项：在中断触发的 SPI\_DR 写操作事件中，在系统时钟配置为 16M 条件下需要至少 4us 才能第一次进行中断服务程序里的写 SPI\_DR 操作。若 FIFO 已发空而外部主机时钟继续发送，本 SPI 从机将会循环发出最后 2Byte 数据。

### 3.15.1.3 RZ 码调制功能

1. 配置 GPIO 为 RZ 码模式（RZ\_PEN 为 1），除 MOSI 端口外，其他 3 个 SPI 端口可作普通 IO；
2. 配置 SCK 时钟分频以及 SPI\_CLK\_CR 用于配置 RZ 码输出时钟的频率；
3. 配置 SPI\_DR 寄存器准备用于发送的数据；
4. 配置 SPI\_ICR 寄存器用于选择中断上报事件；
5. 配置 SPI\_CR 寄存器将 SPI 配置为 RZ 输出模式以及使能外设。

注意事项：RZ 码只能在主机模式下使用；RZ 码的输出频率为配置 SPI 工作频率的 1/3，下图为发送数据 A 的 RZ 码波形图。



### 3.15.2 SPI 配置流程

1. 关闭总中断（IE\_EA = 0）
2. 设置 SPI 中断优先级（IPx）
3. 清除 SPI 中断标志位（SPI\_STAT）
4. 设置 SPI 通讯 IO 属性
5. 设置 SPI 主从模式（SPI\_CR）
6. 设置 SPI 相位时钟等属性（PCLK\_DIV12, SPI\_CLK\_CR）
7. 使能 SPI 中断（SPI\_ICR）
8. 使能总中断（IE\_EA = 1）

### 3.15.3 SPI 操作实例






```
/*配置为 SPI 主机，与 SPI FLASH 25Q127CSIG 通信* /  
/*SPI 通信接口配置*/  
PT_AFR |= 0x80; //SPI 管脚位置使能  
P0_GE = 0x20; //P2.0 MOSI, P2.1 MISO 复用功能打开  
P0_DM0 = 0x60; //P2.0 推挽输出 P2.1 高阻 P0.5 推挽输出 P06 推挽输出  
P0_DM1 = 0x00;  
P0_DM2 = 0x00;  
P0_6 = 1;  
P2_GE = 0x03; //P0.5 SCK 复用功能打开 P06 CS  
P2_DM0 = 0x01;  
P2_DM1 = 0x00;  
P2_DM2 = 0x02;  
/*SPI 模块初始化*/  
PCLK_DIV12 = 0x00; // 6M  
SPI_CR = 0x10; //关闭中断，主机模式，模式 00  
SPI_CLK_CR = 0x00; //时钟选择 VC1  
SPI_CR |= 0x01; //使能 SPI 必须先配置好了再开使能  
/*SPI 读取 ID*/  
CS = 0; //CS 位拉低（使用 P06 模拟 CS）  
DelayMs(1);  
SPI_DR = 0xAB; //发送指令 AB  
SPI_DR = 0x00;  
SPI_DR = 0x00;  
SPI_DR = 0x00; //发送 3 个空字节  
SPI_DR_Erase(4);  
SPI_DR = 0x00; //发送空字节  
DelayMs(1);  
CS = 1; //CS 位拉高  
DelayMs(10);  
D_ID = SPI_DR; //保存数据
```

## 3.16 I2C

- 主机或者从机模式
- 多主机仲裁
- 速率 5Kbps、100Kbps、400Kbps
- 7 位从机地址
- 支持中断

### 3.16.1 结构框图



I2C 结构框图

### 3.16.2 中断

I2C 提供 3 种类型的中断:

- 总线错误中断
- 停止中断
- 传输完成中断



## 3.16.3 波特率设置

主机模式下，发送时钟来自时钟源的 17 分频。

## 3.16.4 应用描述

I2C 支持主从模式下的数据发送和接收。


### 3.16.4.1 基本数据传输方式

主器件产生传输用的时钟（SCL）信号，开始信号（START）和结束信号（STOP）。

数据（SDA）必须在时钟的低电平时改变，并在高电平时保持。

SCL 为高时，检测到 SDA 上有由高到低的跳变，为 START；

SCL 为高时，检测到 SDA 上有由低到高的跳变，为 STOP。




### 3.16.4.2 从模式 (slave)

从模式下，I2C 的时钟必须配置大于两倍的 I2C 的波特率。

从模式下，会持续监听总线上是否有 START 信号。当监听到 START，会收到 8bit 的数据，其中包括 7bit 的 address 和 1bit 的 R/W 标志，从器件会根据收到的地址来确认是否响应主器件的读写请求。

如果地址正确，确认响应主器件的请求，从器件会根据 R/W 标志确认是传输数据还是接收数据，过程如图所示





从器件成功发送 1byte 数据过程如下：


- 1) 确认寄存器都在初始状态
- 2) 打开从模式 (I2C\_CR)，处于监听状态  
收到 8-bit data (slave address)后产生中断
- 3) 将要发送的数据写入 I2C\_DR
- 4) ACK bit 和 transmit bit 置 1 (I2C\_STAT)
- 5) Byte Complete bit 置 1 (I2C\_STAT)  
收到 8-bit data 和响应后产生中断
- 6) 检查 LRB bit (I2C\_STAT)  
重复步骤 3~6，可以发送多 byte 数据

从器件成功接收 1byte 数据过程如下：

- 1) 确认寄存器都在初始状态
- 2) 打开从模式 (I2C\_CR)，处于监听状态  
收到 8-bit data (slave address)后产生中断
- 3) ACK bit 置 1，transmit bit 清 0 (I2C\_STAT)
- 4) Byte Complete bit 置 1 (I2C\_STAT)  
收到 8-bit data 后产生中断
- 5) ACK bit 清 0 (I2C\_STAT)  
重复步骤 3~4，可以接收多 byte 数据

### 3.16.4.3 主模式

主模式下，发起一个传送请求前，主设备必须先判断总线是否处于空闲状态。当总线上有设备在传输数据时，总线忙状态位 (Bus Busy) 会一直置为 1，直到检测到一个 STOP 信号，此时，当前设备获得总线使用权，启动一个读/写过程。



## 主器件成功发送 1byte 数据过程如下：

- 1) 确认寄存器都在初始状态
- 2) 打开主模式 (I2C\_CR)
- 3) 将数据(slave address+W) 写入 I2C\_DR.
- 4) Start Gen bit 置 1 (I2C\_MCR)  
主设备发送完 8bit 数据并收到 ACK, 产生中断
- 5) 将要发送数据写入 I2C\_DR
- 6) Transmit bit 置 1 (I2C\_STAT)  
主设备发送完 8bit 数据并收到 ACK, 产生中断
- 7) 发送完成, Transmit bit 清零 (I2C\_STAT register)  
重复步骤 5~6, 可以发送多 byte 数据。

## 主器件成功接收 1byte 数据过程如下：

- 1) 确认寄存器都在初始状态
- 2) 打开主模式 ( I2C\_CR )
- 3) 将数据(slave address+W) 写入 I2C\_DR.
- 4) Start Gen bit 置 1 ( I2C\_MCR )  
主设备发送完 8bit 数据并收到 ACK, 产生中断.
- 5) Transmit bit 清 0 (I2C\_STAT)  
主设备收到 8bit 数据, 产生中断
- 6) 如果需要接收更多数据, ACK bit 置 1, 接收完成 ACK bit 置 0  
重复步骤 5~6, 能接收多 byte 数据。



## 3.16.5 I2C 配置流程

1. 关闭总中断 (IE\_EA=0)
2. 设置 I2C 中断优先级 (IPx)
3. 清除 I2C 中断标志位 (I2C\_STAT)
4. 设置 I2C 通讯 IO 属性
5. 设置 I2C 主从模式 (I2C\_CR)
6. 设置 I2C 时钟等属性 (I2C\_CR)
7. 使能 I2C 中断 (I2C\_CR)
8. 使能总中断 (IE\_EA=1)

## 3.16.6 I2C 操作实例

```
/*配置 IIC 为主机，向从机写入 2byte 数据*/
PT_AFR1 = 0x02; //SCL:P1.2, SDA:P1.3
P1_GE = 0x0C; //P1.3, P1.2 复用打开 //SCL:P1.2, SDA:P1.3
P1_DM0 = 0x00; //P1.3, P1.2 开漏低输出
P1_DM1 = 0x0C;
P1_DM2 = 0x00;
P1_PU = 0x0C; //P1.3, P1.2 上拉打开
I2C_CR = 0x00; // 选择 I2C clock source SCK1
I2C_STAT = 0x00; // clear state
I2C_CR |= 0x02; // master mode
I2C_DR = 0x06; // 从机地址+写到数据寄存器
I2C_MCR = 0x01; // 发送 STA+SADDR
while(!(I2C_STAT & 0x01)); // 等待从机地址和读写位发送完成
I2C_DR = 0x5A; // 存储访问存储器地址到发送数据寄存器
I2C_STAT = 0x04; // 发送 DATA1
while(!(I2C_STAT & 0x01)); // 等待 DATA1 发送完成
I2C_DR = 0xA5; // 写 DATA1 地址到数据寄存器
I2C_STAT = 0x04; // 发送 DATA2
while(!(I2C_STAT & 0x01)); // 等到 DATA2 发送完成
I2C_STAT = 0x00; // 发送停止
```



## 4. 电气特性

### 4.1 绝对最大额定值

#### 4.1.1 电压参数

符号	参数	最小值	最大值	单位
$V_{DD}-V_{SS}$	供电电压	-0.3	6	V
VIN	引脚输入电压	$V_{SS}-0.3$	$V_{DD}+0.3$	V
$V_{ESD}$	ESD 放电电压	-	4000	V

#### 4.1.2 电流参数

符号	参数	最大值	单位
IVDD	VDD 电源上的总拉电流	100	mA
IVSS	VSS 地上的总灌电流	80	mA

#### 4.1.3 温度参数


符号	参数	最大值	单位
TSTG	存储器温度	-65~150	°C
TJ	最大结温	150	°C



## 4.2 工作条件

### 4.2.1 芯片使用工作条件

符号	参数	条件	最小值	最大值	单位
$f_{CPU}$	内部 CPU 时钟频率	-	0	16	MHz
$V_{DD}$	标准工作电压	-	2.4	5.5	V
$T_A$	环境温度	最大功率散热	-40	85	°C
$T_J$	结温	-	-40	105	°C



工作频率及电压对应关系

注意：供电电压在 2.6V 以下 EEPROM 的写功能不能保证。

### 4.2.2 上下电的工作条件

符号	参数	条件	最小值	典型值	最大值	单位
$t_{VDD}$	VDD 上升时间范围	-	2	-	$\infty$	$\mu s/V$
	VDD 下降时间范围	-	2	-	$\infty$	
$t_{TEMP}$	POR 复位释放延时	-	-	60	280	$\mu s$
$t_{TEMPSYS}$	系统复位释放延时	-	-	16	-	ms
$V_{IT+}$	上电复位阈值	-	-	1.761	-	V
$V_{IT-}$	欠压复位阈值	BOR_VSEL=000	-	2.25	-	
		BOR_VSEL=001	-	2.6	-	
		BOR_VSEL=010	-	2.9	-	
		BOR_VSEL=011	-	3.7	-	
		BOR_VSEL=100	-	4.34	-	
$V_{HYS(BOR)}$	欠压复位迟滞	-	-	18	-	mV





### 4.3 电源功耗特性

MCU 工作模式下总电流消耗处于以下的状态：

- 所有 I/O 引脚在输入模式，且处于静态 VDD 或者 VSS（无负载）
- 所有外设关闭（通过外设时钟门控关闭）除非特殊说明

测试条件遵循  $V_{DD}$  和  $T_A$ 。

#### 4.3.1 VDD=5V 工作模式下芯片的总工作电流

符号	参数	条件		典型值	最大值	单位
$I_{DD(RUN)}$	工作模式，程序从 FLASH 中访问	$f_{CPU}=f_{MASTER}=12MHz$	IMO (24MHz)，系统时钟采用 IMO 的 2 分频。	-	7.5	mA
		$f_{CPU}=f_{MASTER}=16MHz$	EMO (16MHz)	-	7.5	mA

#### 4.3.2 VDD=3.3V 工作模式下芯片的总工作电流

符号	参数	条件		典型值	最大值	单位
$I_{DD(RUN)}$	工作模式，程序从 FLASH 中访问	$f_{CPU}=f_{MASTER}=12MHz$	IMO (24MHz)，系统时钟采用 IMO 的 2 分频。	-	7.5	mA
		$f_{CPU}=f_{MASTER}=16MHz$	EMO (16MHz)	-	7.5	mA

#### 4.3.3 VDD=5V SLEEP 模式下芯片的总工作电流

符号	参数	条件		典型值	最大值	单位
$I_{DD(SLEEP)}$	工作模式，程序从 FLASH 中访问	$f_{CPU}=f_{MASTER}=12MHz$	IMO (24MHz)，系统时钟采用 IMO 的 2 分频。	-	1.5	mA
		$f_{CPU}=f_{MASTER}=16MHz$	EMO (16MHz)	-	1.5	mA

#### 4.3.4 VDD=3.3V SLEEP 模式下芯片的总工作电流

符号	参数	条件		典型值	最大值	单位
$I_{DD(SLEEP)}$	工作模式，程序从 FLASH 中访问	$f_{CPU}=f_{MASTER}=12MHz$	IMO (24MHz)，系统时钟采用 IMO 的 2 分频。	-	1.5	mA
		$f_{CPU}=f_{MASTER}=16MHz$	EMO (16MHz)	-	1.5	mA



## 4.3.5 VDD=5V SLEEP 模式下芯片的总工作电流

符号	参数	条件	典型值	最大值	单位
$I_{DD(SLEEP)}$	SLEEP 模式	$f_{CPU}=f_{MASTER}=12MHz$	-	1.5	mA
		$f_{CPU}=f_{MASTER}=16MHz$			

注：所有外设处于关闭状态。

## 4.3.6 VDD=5V DEEPSLEEP 模式下芯片的总工作电流

符号	参数	条件	典型值	最大值	单位
$I_{DD(DEEPSLEEP)}$	DEEPSLEEP 模式	只有 32kHz 时钟工作和 POR 电路工作，其他模拟电路不工作，FLASH 处于静态。看门狗关闭。	3.2	-	$\mu A$

## 4.3.7 VDD=3.3V DEEPSLEEP 模式下芯片的总工作电流

符号	参数	条件	典型值	最大值	单位
$I_{DD(DEEPSLEEP)}$	DEEPSLEEP 模式	只有 32kHz 时钟工作和 POR 电路工作，其他模拟电路不工作，FLASH 处于静态。看门狗关闭。	3.2	-	$\mu A$

## 4.3.8 DEEPSLEEP 唤醒时间

符号	参数	条件	典型值	最大值	单位
$t_{WUDS}$	从 DEEPSLEEP 模式下唤醒的时间	-	267	-	$\mu s$


## 4.3.9 外设电流

符号	参数	典型值	最大值	单位
$I_{DD(ADC)}$	ADC 模块工作功耗	600	-	$\mu A$
$I_{DD(CSD)}$	CSD 模块工作功耗	500	-	$\mu A$

## 4.4 外部时钟源特性

### 4.4.1 外部时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
$f_{EMO}$	外部高速晶体主振	-	2	-	16	MHz
$f_{RTC}$	外部低速晶体主振	-	-	32.768	-	kHz
$R_F$	反馈电阻	$V_{DD}=5V, 25^{\circ}C,$ $f_{OSC}=2\sim 16MHz$	-	8	-	MΩ
$C_{load}$	推荐负载电容	-	-	24	-	pF
$I_{DD(EMO)}$	功耗	$C=24pF$ $f_{OSC}=16MHz$ , 配置 $XTAL\_OPT=2'$ b11	0.302	2	3.58	mA
$g_m$	晶体传导率	2~16MHz	-	2.63	-	mA/V
		32K	-	45.82	-	uA/V
$t_{SU(EMO)}$	建立时间	$V_{DD}$ 稳定, 频率 16MHz, 配置 $XTAL\_OPT=2'$ b11	-	026	-	ms



晶振整体电路（左）外部等效电路（右）

### 4.4.2 仿真模型

	32K	2M	8M	16M
$C_s$	2.4f	3f	7.08f	12.75f
$L_s$	9.829K	2.1	55.9m	7.76m
ESR	30K	150	80	40
$C_p$	1.3p	7p	7p	7p
$C_{L1}, C_{L2}$	24p	24p	24p	24p



## 4.5 内部时钟源特性

### 4.5.1 内部主时钟

符号	参数	条件	最小值	典型值	最大值	单位
$f_{IMO}$	频率	-	-	24	-	MHz
$ACC_{IMO}$	内部时钟精度 (工厂校准)	$V_{DD}=5V, T_A=25^{\circ}C$	-2	-	2	%
$t_{SU(IMO)}$	IMO 唤醒时间, 包括校准	-	-	-	20	$\mu s$
$I_{DD(IMO)}$	IMO 功耗	$V_{DD}=5V, T_A=25^{\circ}C, 24MHz$	-	316	-	$\mu A$

### 4.5.2 内部低速时钟

符号	参数	条件	最小值	典型值	最大值	单位
$f_{ILO}$	频率	-	-	32	-	kHz
$ACC_{IMO}$	内部时钟精度 (工厂校准)	$V_{DD}=5V,$ $-40^{\circ}C \leq T_A \leq 85^{\circ}C$	-10	-	10	%
$I_{DD(ILO)}$	ILO 功耗	-	-	1	-	$\mu A$



## 4.6 I/O 引脚特性

## 4.6.1 I/O 静态参数

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IL}$	输入低电平电压	$V_{DD}=5V$	-0.3	-	$0.3V_{DD}$	V
$V_{IH}$	输入高电平电压		$0.7V_{DD}$	-	$V_{DD}+0.3$	V
$V_{hys}$	迟滞		-	700	-	mV
$R_{PU}$	上拉电阻	$V_{DD}=5V, V_{IN}=V_{SS}$	-	10	-	k $\Omega$
$t_R, t_F$	上升和下降时间 (10%-90%)	快速 I/Os 负载 50pF	-	15	-	ns
		标准 I/Os 负载 50pF	-	15	-	ns
$I_{Ikg}$	数字输入漏电流	$V_{SS} \leq V_{IN} \leq V_{DD}$	-	-	$\pm 1$	$\mu A$
$I_{Ikgana}$	TK 输入漏电流	$V_{SS} \leq V_{IN} \leq V_{DD}$	-	-	$\pm 250$	nA
$I_{IkgTK}$	模拟模式输入漏电流	$V_{SS} \leq V_{IN} \leq V_{DD}$	-	-	$\pm 250$	nA

## 4.6.2 输出驱动电流

符号	参数	条件	最小值	最大值	单位
$V_{OL}$	输出低电平	$I_{IO}=70mA, V_{DD}=5V$	-	0.8	V
		$I_{IO}=50mA, V_{DD}=3.3V$	-	0.8	
$V_{OH}$	输出高电平	$I_{IO}=17mA, V_{DD}=5V$	4.3	-	
		$I_{IO}=6mA, V_{DD}=3.3V$	3	-	



## 4.7 ADC 特性

(T<sub>A</sub>=25°C, 除非另有说明)

符号	参数	条件	最小值	典型值	最大值	单位
-	供电电压	-	2.6	5	5.5	V
-	工作温度	-	-40	25	85	°C
f <sub>ADC</sub>	时钟频率	-	0.5	2	4	M
P <sub>ADC</sub>	功耗	包括静态动态功耗	-	300	500	uA
V <sub>AIN</sub>	ADC 输入电压	-	GND	-	VREF	V
C <sub>ADC</sub>	采样电容	-	-	12.8	-	pF
DNL	微分非线性误差	采用外部 2.4V 参考	-	±0.5	±3	LSB
INL	积分非线性误差	采用外部 2.4V 参考	-	±1	±4	LSB
E <sub>o</sub>	OFFSET_ERROR	f <sub>ADC</sub> =4M	-	-	±8	LSB
E <sub>g</sub>	GAIN_ERROR	f <sub>ADC</sub> =4M	-	-	±8	LSB
T <sub>ADC1</sub>	ADC 转换时间 1	f <sub>ADC</sub> =1M, ADC 采样周期=2, 总共 20 个时钟周期	-	-	20	us
T <sub>ADC2</sub>	ADC 转换时间 2	f <sub>ADC</sub> =4M, ADC 采样周期=2, 总共 20 个时钟周期	-	-	5	us

## 4.8 LCD 特性

符号	参数	条件	最小值	典型值	最大值	单位
IQ	静态电流	VLOSEL_SEL<1:0>=00	-	-	-	uA
		VLOSEL_SEL<1:0>=01	94	199	220	
		VLOSEL_SEL<1:0>=10	32	67	74	
		VLOSEL_SEL<1:0>=11	14	29	32	

## 4.9 CSD 触摸特性

符号	参数	测试条件	最小值	典型值	最大值	单位
Cmod	CMOD 口外挂电容大小	-	-	1.5	-	nF
fPH	电容驱动时钟频率	不使用伪随机时钟	-	0.5	1	MHz
fSIN	计数时钟频率	-	-	12	24	MHz
	分辨率	-	8	-	16	bit
ISCAN	普通扫描功耗	-	-	420	-	uA
IWPF	防水扫描功耗	4 个防水同时工作	-	12	-	mA
TSCAN	扫描时间	-	-	2 <sup>N</sup> (N=分辨率)*计数时钟周期	-	-



## 4.10 EMC 特性

### 4.10.1 EMS

暂无

### 4.10.2 EMI

测试方法通过产品（通过 I/O 翻转两个 LED 灯）运行一个简单的应用程序，测试产品发射电磁干扰。测试软件，测试 layout 和引脚负载情况参考标准 IEC61967-2 标准。

符号	参数	测试条件			最大值		单位
		通用条件	检测频带	最大 fHSE/fCPU			
				16MHz/ 8MHz	16MHz/ 16MHz		
SEMI	峰值等级	VDD=5V TA=25°C 封装参照 IEC619672 标准	0.1 MHz 到 30MHz	5	5	dB $\mu$ V	
			30MHz 到 130MHz	4	5		
			130MHz 到 1GHz	5	5		
	EMI 等级		-	2.5	2.5	-	

### 4.10.3 ESD

符号	参数	测试条件	最大值	单位
$V_{ESD(HBM)}$	人体放电模式	$T_A=25^\circ\text{C}$ ，遵循 JESD22-A114	4000	V
$V_{ESD(MM)}$	机器放电模式	$T_A=25^\circ\text{C}$ ，	400	-
$V_{ESD(CDM)}$	元件充电模式	$T_A=25^\circ\text{C}$ ，遵循 JESD22-C101	1000	V

### 4.10.4 LU


参考标准 EIA/JESD 78 IC 门锁标准。

符号	参数	测试条件	等级
LU	静态门锁等级	$T_A=25^\circ\text{C}$	A
		$T_A=85^\circ\text{C}$	A




## 5. 封装信息


### 5.1 SOP28




Top view




Side view



Side view




Section A'






COMMON DIMENSIONS (UNITS OF MEASURE=MILLIMETER)			
SYMBOL	MIN	NOM	MAX
A	2.465	2.515	2.565
A1	0.145	0.175	0.205
A2	2.320	2.340	2.360
A3	----	0.274	----
b	0.356	0.406	0.456
b1	0.426	0.476	0.526
c	----	0.254	----
D1	17.90	17.95	18.00
D2	17.95	18.00	18.05
E	10.206	10.306	10.406
E1	7.300	7.400	7.500
E2	7.400	7.500	7.600
e	----	1.270	----
L	0.764	0.864	0.964
L1	1.303	1.403	1.503
$\theta$	0°	----	10°
Z	----	0.745	----

### 5.2 TSSOP28




SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	—	—	1.20
A1	0.05	—	0.15
A2	0.80	—	1.00
A3	0.39	0.44	0.49
b	0.20	—	0.29
b1	0.19	0.22	0.25
c	0.14	—	0.18
c1	0.12	0.13	0.14
D	9.60	9.70	9.80
E	6.20	6.40	6.60
E1	4.30	4.40	4.50
e	0.65BSC		
L	0.45	0.60	0.75
L1	1.00BSC		
$\theta$	0	—	8°









## 5.3 SOP20



TOP VIEW



END VIEW




BACK VIEW


COMMON DIMENSIONS  
(UNITS OF MEASURE=MILLIMETER)

SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	-	-	2.65
A1	0.10	-	0.30
A2	2.25	2.30	2.35
A3	0.97	1.02	1.07
b	0.35	-	0.43
D	12.70	12.80	12.90
E	10.10	10.30	10.50
E1	7.40	7.50	7.60
L	0.70	-	1.00
L1	1.40 REF		
e	1.27 BSC		
$\theta$	0°	-	8°

## 5.4 TSSOP20




TOP VIEW



COMMON DIMENSIONS  
(UNITS OF MEASURE=MILLIMETER)

SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	1.00	-	1.20
A1	0.05	-	0.15
A2	0.80	0.925	1.05
b	0.19	0.245	0.30
E	6.25	6.40	6.55
E1	4.30	4.40	4.50
D	6.40	6.50	6.60
e	0.65BSC		
L	0.70	-	1.00
L1	0.45	0.60	0.75
R	0.15TYP		
$\theta 1$	12°TYP		
$\theta 2$	12°TYP		
$\theta 3$	0.00	-	8°



SIDE VIEW



## 5.5 SOP16

标注	尺寸	最小(mm)	最大(mm)	标注	尺寸	最小(mm)	最大(mm)
A		9.80	10.00	C4		0.203	0.233
A1		0.356	0.456	D		1.05TYP	
A2		1.27TYP		D1		0.40	0.70
A3		0.302TYP		D2		0.15	0.25
B		3.85	3.95	R1		0.20TYP	
B1		5.84	6.24	R2		0.20TYP	
B2		5.00TYP		θ 1		8° ~ 12° TYP4	
C		1.40	1.60	θ 2		8° ~ 12° TYP4	
C1		0.61	0.71	θ 3		0° ~ 8°	
C2		0.54	0.64	θ 4		4° ~ 12°	
C3		0.05	0.25				

